

Hautec CENTRO DE TREINAMENTO TECNICO

Lover 9

CT080

17000 PCit/PC286 NÍVEL 2

PARTE PRATICA

PLACA DE MEMÓRIA (1728K)/INT. SERIAL

(17734-01-0)

CENTRO DE TREINAMENTO TÊCNICO CT080 17000 PCit/PC286 NÎVEL 2

SIMULAÇÃO DE DEFEITOS COM DIP SWITCH PLACA DE MEMORIA (1728K)/ INTERFACE SERIAL (17734-01-0) DESCRIÇÃO DOS DEFEITOS

1. DEFEITOS NO CIRCUITO DE INTERFACE SERIAL

1.1. Erro na interface RS 232-C

. Chave utilizada: CH1

CH1 = OFF → Operação Normal
CH1 = ON → Defeito implementado

. Local do defeito: £ aterrado o pino 3 (RXD) do conversor 1489 (CI113)

- . Sintoma:
- Selecione a interface RS232-C

J9 = 1-2 J10 = 1-2

- Selecione a comunicação primária

J6 = fechado J7 = aberto J8 = 1-2

- Instale o conector de teste RS 232-C (DB25)

Carregue o programa COMUNIC.COM e observe a falha. Os dados escritos não são iguais aos dados lidos. O programa COMUNIC.COM simplesmente escreve no buffer de transmissão e lê o buffer de recepção. Em caso de erro, o programa não pára, permitindo que a causa do defeito seja encontrado com um osciloscópio.

Observe que o pino 1 do CI-113 pulsa mas o pino 3 do CI-113 não pulsa.

OBSERVAÇÕES:

Um defeito no circuito de comunicação serial pode ser dividido em 3 partes:

- 1) Defeito no CI NS16450 (CI110)
- 2) Defeito na interface RS232-C
- 3) Defeito na interface LOOP DE CORRENTE

Assim torna-se necessário, primeiramente verificarmos se a causa do defeito está no NS 16450 ou nas interfaces (RS 232-C ou LOOP DE CORRENTE)

O NS16450 possui uma característica muito titil na busca da causa do defeito.

A seguir faremos uma descrição dessa característica:

O NS16450 possui um registrador chamado de "Modem Control Register" cujo endereço de I/O é 3FC (hex) para a comunicação primária ou 2FC(hex) para a comunicação secundária. Esse registrador permite colocarmos o NS16450 no modo "teste". No modo teste ocorre o seguinte:

- a) A saída serial do transmissor (SOUT) é setada para o estado de marking (nível alto).
- b) A entrada serial do receptor (SIN) é desconectada.
- c) A saída do shift register de transmissão é conectada internamente na entrada do shift register de recepção.
- d) As quatro entradas de controle do modem (CTS, DSR, RLSD e RI) são desconectados.
- e) As quatro saídas de controle do modem (DTR, RTS, OUT) e OUT2) são conectadas internamente nas quatro entradas de controle do Modem. No modo teste, o dado transmitido é imediatamente recebido. Essa característica permite que o processador verifique um padrão de dados transmitidos e recebido do NS16450.

Para colocar o NS16450 no modo teste, basta colocar o bit4 do dem Control Register" em nível alto.

Portanto essa característica do NS16450 permite verificarmos se ele

está com defeito ou não.

Para te star o NS16450, utilize o utilitário DEBUG. COM. da seguinte forma:

- Digite O 3FC, 10. Isso coloca o NS 16450 no modo teste.
- Escreva um byte qualquer no Buffer de Transmissão do NS16450. Por exemplo, digite O 3F8,55.

- Leia o Buffer de Recepção. Digite I 3F8.
- O dado lido deve ser igual ao dado escrito, caso contrário o NS16450 deve estar com defeito.
- Teste o NS16450 com vários padrões. Por exemplo: AAH, 55H, 00H, FFH, etc.

Se o NS 16450 passar neste teste o defeito deve estar na interface RS232-C ou LOOP DE CORRENTE.

- Configure a comunicação serial para RS232-C e execute o programa COMUNIC. COM. para validar ou não a interface RS232-C.
- Configure a comunicação serial para LOOP DE CORRENTE e execute o programa COMUNIC. COM para validar ou não a interface LOOP DE CORRENTE.

1.2. Erro na interface Loop de Corrente

. Chave utilizada: CH2

CH2 = OFF → Operação Normal
CH2 = ON → Defeito implementado

- Local do defeito:
 É aterrado a base do transmissor TRO4
- . Sintoma:

Selecione a interface Loop de Corrente

J9 = 1-3 J10 = 1-3


Selecione a comunicação primária

J6 = fechado J7 = aberto J8 = 1-2

CENTRO DE TREINAMENTO TÊCNICO CT080 17000 PCit/PC286 NÎVEL 2

> Instale o conector de teste Loop de Corrente Carregue o programa COMUNIC. COM. a observe a falha. Os dados transmitidos não são iguais aos dados recebidos e os led's de TX e RX não piscam.

> Observe com um osciloscópio que a base de TR4 não pulsa mas o coletor de TR3 pulsa.



OBS.: Pode-se verificar que o NS16450 esta bom, através do teste interno.

1.3. Erro no NS16450

• Chave utilizada: CH3

CH3 = OFF → Operação Normal

CH3 = ON → Defeito implementado

. Local do defeito:

£ aterrado o pino 9 (RCLK) do NS16450 (CI110)

. Sintoma:

- Acusa erro no teste da interface RS232-C e Loop de Corrent (COMU-NIC. COM.) e no teste interno do NS16450.
- Observe com um osciloscópio que o pino do NS16450 (RCLK) está em nível baixo.

2. DEFEITOS NO CIRCUITO DE MEMORIA

2.1. Considerações Iniciais

Os defeitos no circuito de membria estão divididos em duas categorias:

- a) Defeitos nos chip's de memória
- b) Defeitos na lógica de endereçamento e buffer (CH4, CH5, CH6 e CH7)

A primeira tarefa do técnico deve ser a identificação em qual parte se localiza o defeito. Você já imaginou trocar todos os chips de memoria e o problema ainda continuar!

Uma dificuldade é que à primeira vista os sintomas são os mesmos. Por exemplo, suponha um defeito num dos chips compreendidos entre os CI's 37 a 54. Esse defeito produz os seguintes sintomas:

- Nenhuma mensagem no vídeo (tela preta)
- Micro não inicializa

Suponha agora, um defeito na lógica de geração do sinal RASO. Os sintomas serão os mesmos descritos no caso anterior.

Portanto, antes de trocar os chip's de memória é necessário verificar

se os sinais de endereçamento (RASO, RASI, CASOL, etc) estão pulsando. Mais adiante daremos algumas sugestões para determinar se o defeito está nos chip's de memória ou na lógica externa.

2.2. Defeitos nos chip's de memória dinâmica

Antes de descrevermos os defeitos e os procedimentos para a identificação do chip de memória defeituoso, vamos apresentar a disposição dos chip's de memória da Placa de Memória com 1728 Kbytes utilizada para a implementação dos defeitos (observe que os chip's de memória estão soquetados).

É bom lembrar que os procedimentos descritos seguir são válidos para qualquer configuração de memória: 640K 704K, 1664K, 1728K ou PCI de Expansão.

CENTRO DE TREINAMENTO TÊCNICO CT080 17000 PCit/PC286 NÎVEL 2

Nessa configuração, são montadas memórias 41256 nos CI's 01 ao CI 72.

O mapeamento da memória dinâmica nessa configuração é a seguinte:

000000Н 512 Kbytes CI37 ao CI54 (50256)(CASO) O7FFFFH 080000H 192 Kbytes OAFFFFH (50256)CI55 ao CI72 (CAS1) J1 = ABERTO J2 = ABERTO 100000H J5 = 1-3512 Kbytes CIO1 ao CI18 (50256)(CAS2) 17FFFFH 180000H 512 Kbytes CI19 ao CI36 (50256)(CAS3) 1FFFFFH

Eixstem duas ferramentas muito úteis na identificação do chip defeituoso: - JBIOS

⁻ BIOS ITAUTEC (V11R01)

2.2.1. Descrição das Mensagens com a JBIOS (IBM)

É bom salientar que a JBIOS não testa os endereços compreendidos entre 0A0000H a 0AFFFFH.

Portanto a JBIOS acusará sempre 64 Kbytes a menos que a BIOS ITAUTEC (v1.1R01).

No nosso caso o teste de memória irá até 1664 Kbytes. É aconselhável configurar a placa de memória para 1664 Kbytes quando estivermos utilizando a JBIOS, senão aparecerá a seguinte mensagem no video, após o teste de memória.

PARITY CHECK2

3333333

Para a configuração de 1664 Kbytes os jumpers J1 e J2 são os seguintes:

J1 = Fechado
J2 = Aberto

A JBIOS testa a memória em duas fases:

1a Fase: Teste des 1ºs 64 Kbytes de memória 2a Fase: teste de memória acima de 64 Kbytes.

Uma mensagem de erro durante a 1a Fase (se existir) é apresentada da seguinte forma:

. NO VÍDEO

AA BB CC DDEE 201

onde: AA = byte mais significativo dos 24 bits de endereço

BB = byte intermediário dos 24 bits de endereço

CC = byte menos significativo dos 24 bits de endereço

DD = byte mais significativo de dados de uma operação XOR do padrão escrito com o padrão lido.

EE = byte menos significativo de dados de uma operação XOR do padrão escrito com o padrão lido.

201= Erro de memória.

CENTRO DE TREINAMENTO TÊCNICO CT080 17000 PCit/PC286 NÎVEL 2

. Na Placa Clip aparecerão 3 bytes alternadamente (veja o exemplo 1)

Exemplo 1 : Chip 49 com defeito

No vídeo:

00000	h	0008	201	- 1
00000	۲	0000	201	- 1
	Minet offerended the	et anni a susualisation to be sold and a subtraction of the same o		_

O endereço 000000H indica que o chip defeituoso está compreendido entre o CI 37 e o CI 54.

A palavra 0008 indica que o defeito está no bit D3, portanto o CI49 está com defeito.

A placa clip apresenta os seguintes bytes alternados: 16, 00, 08.

16 = Nº da Falha referente ao teste de RAM 64K

00 = byte mais significativo de dados de uma operação XOR do padrão escrito com o padrão lido.

-08 = byte menos significativo de dados de uma operação XOR do padrão escrito com o padrão lido.

Uma mensagem de erro durante a 2a Fase (se existir) é apresentada da seguinte forma:

Exemplo 2: Defeito no CI59

NO VÍDEO:

00512KB OK

080002 1000 201 - Memory Error

164 - Memory Size Error - (Run SETUP)

(RESUME = "F1= KEY)

O endereço 080002 indica que o chip defeituoso está compreendido entre o CI55 e o CI72.

A palavra 1000 indica que o bit D12 está com problema. Portanto o chip defeituoso é o CI59.

CENTRO DE TREINAMENTO TÉCNICO CT080 17000 PCit/PC286 NÎVEL 2

A informação (80) na placa clip deve ser ignorada.

Os exemplos citados anteriormente referem-se a defeitos nos CI s que compõem o bus de dados (DO a D15). A seguir descreveremos os sintomas quando o defeito estiver nos chip's de paridade:

. Erro no chip de Paridade CI37 ou CI54

1664 Kbytes OK

. Erro no chip de paridade CI72 ou CI55

00512 Kbytes OK 080000 0000 201 - Memory Error

não trava

. Erro no chip de Paridade CI18 ou CI01

00640 Kbytes OK 100000 0000 201 - Memory Error

não trava

. Erro no chip de paridade CI-36 ou CI19

01152 KB OK 180000 0000 201 - Memory Error

não trava

OBS.: Quardo o resultado da operação XOR for 0000 é uma indicação que algum chip de paridade está com defeito. O endereço restringe o defeito a dois CI's.

CENTRO DE TREINAMENTO TÉCNICO CT080 17000 PCit/PC286 NÎVEL 2

2.2.2. Descrição das Mensagens com a BIOS ITAUTEC (V11R01)

A BIOS ITAUTEC (V11R01) testa os endereços conpreendidos entre 0A0000H a 0AFFFFH. Assim o teste de memória vai até 1728 Kby tes. Não esqueça de configurar a placa.

J1 = Aberto

J2 = Aberto

Quando um defeito estiver localizado nos 1ºs 64K, nenhuma mensagem será exibida no vídeo (tela preta) e o micro não inicializa. Esse sintoma indica que o defeito está compreendido entre o CI 38 ao CI 53.

Para identificar qual o chip defeituoso é necessário colocar a JBIOS e identificar o chip defeituoso, através do resultado da operação XOR.

Quando um defeito estiver localizado acima das 64K o sintoma será:

Exemplo 3: Defeito no CI5 e CI14

00740 Kbytes testados

Erro teste de memória

Endereço: 100000H Padrão: 9010

Cuidado: A BIOS ITAUTEC (V1.1R01) costuma acusar erro no bit D15, apesar do chip estar bom. É recomendável testar com a JBIOS (mais confiável).

A seguir descreveremos os sintomas quando o defeito estiver nos chips de paridade.

. Erro no chip de Paridade CI37 ou CI54

00064 Kbytes testados

Erro teste de memória

Endereço: 010000H Padrão: 00FF

Erro de Paridade

. Erro no chip de Paridade CI72

00512 Kbytes testados

Erro teste de memória

Endereço: 080000H Padrão: 0101

não trava

Cuidado: A indicação dada pelo padrão acusa erro nos bits D0 e D8, contudo os CI's 64 e 63 estão bons. É recomendável testar com a JBIOS.

. Erro no chip de Paridade CI55

00512 Kbytes testados

Erro teste de memória

Endereço: 080000H Padrão: 00FF

não trava

Cuidado: A indicação dada pelo padrão acusa erro nos bits DO a D7, contudo os CI's 64 a 71 estão bons. É recomendável testar com a JBIOS.

. Erro no chip de Paridade CI18

00704 Kbytes testados

Erro teste de memória

Endereço: 100000H Padrão: 0101

não trava

CENTRO DE TREINAMENTO TÉCNICO CT080 17000 PCit/PC286 NÍVEL 2

. Erro no Chip de Paridade CI01

00704 Kbytes testados

Erro teste de memória

Edereço: 100000H Padrão:00FF

não trava

. Erro no chip de Paridade CI36

01216 Kbytes testados

Erro teste de memória

Endereço: 180000 Padrão: 0101

não trava

. Erro no chip de Paridade CI19

01216 Kbytes testados

Erro teste de memória

Endereço: 180000H Padrão: 00FF

não trava

- 2.3. Defeitos na Lógica Externa (CH4, CH5, CH6 e CH7)
 - 2.3.1. Erro no Pulso de RASO (CI104)
 - . Chave utilizada: CH4

CH4 = OFF → Operação Normal

CH4 = ON -> Defeito implementado

. Local do defeito: É aterado o pino 12 do CI104

. Sintoma:

- Com a BIOS ITAUTEC

- .. Nenhuma memsagem no vídeo (tela preta)
- .. Micro não inicializa

- Com a JBIOS

0000000 FFFF 201 (no video)

16 FF FF

alternados no display da Placa Clip

Observações: A mensagem de erro da JBIOS indica erro nos CI's 38 a 53.

Se pensarmos que o defeito está nos chips de memória trocaríamos todos os CI's citados acima e depois perceberíamos que o problema continua. Por isso quando a mensagem de erro da JBIOS acusa erro em um número elevado de CI's desconfie dos sinais de endereçamento (RAS, CAS, etc.) e verifique se tais sinais estão pulsando.

É clare que é possível que um banco todo de memória esteja defeituoso mas acredito que essa possibilidade é pequena.

Verifique o pino 12 do CI104 (RASO) e observe que o sinal não pulsa. Pelo fato do sinal RASO não pulsar, a CPU não consegue acessar a memória e portanto acusa erro no banco todo.

CENTRO DE TREINAMENTO TÉCNICO CT080 17000 PCit/PC286 NÎVEL 2

2.3.2. Erro no Pulso de CASOL (CI104)

. Chave utilizada: CH5

CH5 = OFF → Operação Normal CH5 = ON → Defeito implementado

. Local do defeito: É aterrado o pino 8 do CI 104

- . Sintoma:
 - Com a BIOS ITAUTEC
 - .. Nenhuma mensagem no vídeo (tela preta)
 - .. Micro não inicializa
 - Com a BIOS ITAUTEC

000000 00FF 201 (no video)

16

00 alternados no display da Placa Clip.

Observações: O resultado da operação XOR pode variar

2.3.3. Erro no Buffer Bidirecional (CI89)

Chave utilizada: CH6
CH6 = OFF

CH6 = OFF → Defeito implementado CH6 = ON → Operação Normal

. Local do defeito: É interrompido o sinal de direção DIR do CI89 (pino 1)

. Sintoma:

- Com a BIOS ITAUTEC
 - .. Nenhuma mensagem no vídeo (tela preta)
 - .. Micro não inicializa
- Com a JBIOS

000000 FF00 201 (no vídeo)

16

FF alternados no display da Placa Clip

2.3.4. Erro na entrada do Delay Line

. Chave utilizada: CH7

CH7 = OFF → Operação Normal

CH7 = ON -> Defeito implementado

- . Local do defeito: É aterrado o pino 10 do CI99
- . Sintoma:
 - Com a BIOS ITAUTEC
 - .. Nenhuma mensagem no vídeo (tela preta)
 - .. Micro não inicializa
 - Com a JBIOS

000000 FFFE 201 (no video)

alternados no display da Placa Clip.

0 .

2.3.5. Erro no Sinal DREFRESH (CI85)

. Chave utilizada: CH8

CH8 = OFF -> Operação Normal
CH8 = ON -> Defeito implementado

- . Local do defeito: É aterrado o pino 16 do CI85
- . Sintoma:
 - Com a BIOS ITAUTEC
 - .. Nenhuma mensagem no vídeo (tela preta)
 - .. Micro não inicializa
 - Com a JBIOS
 - .. Nenhuma mensagem no vídeo (tela preta)
 - .. Micro não inicializa
 - ... 00 no display da Placa Clip

Observações: 00 no display da Placa Clip indica que o programa de inicialização contida em EPROM não está sendo executado.

O sinal DREFRESH quando aterrado, grampeia os sinais de habilitação da EPROM em nível alto (CEPE, CEPF e CSEPROM)