


PROWGICA
MANUAL TECNICO

SISTEMA 700



SUMARIO

1.	APRESENTAÇÃO	1-1
2.	ESPECIFICAÇÕES TECNICAS	2-1
3.1 3.2 3.3 3.4	CONDIÇÕES AMBIENTAIS E ELÉTRICAS Rede elétrica Estabilizador Piso Climatização	3-1 3-2 3-2
4.1 4.2 4.3	DIAGRAMA EM BLOCO Mòdulo da CPU Mòdulo do teclado Mòdulo de video	4 - 1 $4 - 3$
5.	CONEXÕES	5-1
6.1 6.2 6.3 6.4 6.5	TEORIA DE FUNCIONAMENTO Placa P21 Fonte de alimentação FT-36 Video VT-03 Controlador de Winchester - Control 11 Teclado - PTL 15	6-1 6-6 6-7 6-11
7.1 7.2 7.3 7.4 7.5 7.6 7.7 7.8 7.9 7.10	DP 8350 MM 5035 BR 1941 FDC 1793	7-1 7-7 7-10 7-14 7-19 7-24 7-29 7-30
8.	TESTES	8-1
9.	CONFIGURAÇÃO E AJUSTES	9-1
10.	LISTAGEM DE COMPONENTES	10-1
11.	ESQUEMAS	11-1



1000



1. APRESENTAÇÃO

O Sistema 700 è basicamente compativel com o equipamento atual, tendo em seu circuito elètrico componentes jà usuais de microcomputadores de 8 bits. Modificações estratégicas e melhorias de produto foram introduzidas, visando aumentar a àrea de armazenamento físico de dados, teclado de controle capacitivo e com gerenciamento independente e atualizar a fonte reguladora chaveada.

E composto de três módulos básicos interligados:

- CPU
- VIDEO
- TECLADO

Sua composição modular permite maior versatilidade quanto à disposição dos modulos pelo usuário, além de representar uma tendência de produto.

ESQUEMA DE PAGINAÇÃO

A paginação deste manual è feita tendo por base a numeração dos capítulos existentes. Assim, o número de pagina compõe-se de algarismos separados por um traço.

Aqueles situados à esquerda do traço representam o capitulo, enquanto aqueles à direita indicam a sequência de páginas deste capitulo.

Exemplo: 3 - 13

Representa a décima página do capitulo 3.

ESBREL

Av. Mal. Fleriane, 143 S/Lejs 20000 - Rio de Januira R.J. Fone (821) 253 Stor

EDIÇÃO

O algarismo romano que segue o nome do manual no rodape de cada folha identifica o número de edição deste manual.



2. ESPECIFICAÇÕES TECNICAS

Teclado

- 91 teclas, sendo:
 - . 61 teclas alfanumericas e de controle
 - . 16 teclas numericas para o teclado reduzido
 - . 10 teclas de função (PF'S)
 - . 04 teclas para controle do cursor
- Microprocessador 8035

Processador

- Dois microprocessadores Z80A, CPU principal e auxiliar
- Clock: 4MHz

Membria

- 64 Kbytes de RAM dinâmica para area de trabalho
- 04 Kbytes de EPROM para inicialização do sistema
- 01 Kbyte de RAM estatica para buffer de disco

Video

- Resolução de 1920 caracteres
- Modo texto: 24 linhas x 80 colunas





Armazenamento

- Uma ou duas unidades de disco flexivel de 5 1/4", dupla densidade, sendo:
 - . 179 Kbytes em face única por disco formatado
 - . 358 Kbytes em face dupla por disco formatado ou
 - . Uma unidade de disco flexivel e uma unidade de disco rigido no drive B, com capacidade de 5, 10 ou 15 MBytes

Portas E/S

- Conector de quarenta pinos, com extensão do bus de dados e endereços
- Duas portas seriais compativeis com RS 232 C

Slot de expansão

- Dois slots, sendo um deles destinado à conexão da placa controladora de Winchester.

Fonte

12

- Tipo reguladora chaveada
- 105,5 Watts
- Saida DC: +5V/3,5A, +5V/2,5A, +12V/4A, +12V/1,5Ae -12V/250mA
- Entrada AC: 90 a 130V ou 180 a 260V





3. CONDIÇÕES AMBIENTAIS E ELÉTRICAS


3.1 Rede eletrica

Como o Sistema 700 possui uma fonte reguladora chaveada, de tolerância de tensão de entrada mais ampla, da ordem de 20%, o uso de estabilizador pode não ser necessário em lugares com pequenas variações de rede elétrica.

No entanto, um sistema tem como periférico no mínimo uma impressora, que não possui ainda esta mesma característica quanto à variação na tensão de entrada.

Uma obrigatoriedade na instalação do sistema continua sendo a polaridade dos terminais da tomada, seguindo norma da ABNT NBR 6147, que determina:

- Rede monofásica e terra:



W = FASE

G = TERRA



- Tensão entre fase e neutro: 115V +-3%

- Tensão entre fase e terra: 115V +-3%

- Tensão entre neutro e terra: <4V



CONDIÇÕES AMBIENTAIS E ELÉTRICAS

3.2 Estabilizador

O uso de um estabilizador pode ou não ser necessário, dependendo da análise da rede. O estabilizador deverá ser um modelo homologado pela PROLÓGICA.

As características do estabilizador são as seguintes:

- Eletrônico
- Entrada de 220V ou 110V (+-10%)
- Saida de 115V (+-3%)
- Monofasico
- Blindagem eletrostàtica
- Tempo de resposta menor que dois ciclos
- Distorção harmônica menor que 3%
- Regulação: +-3% (maxima)

Obs.: O estabilizador deverà estar equipado com três tomadas para saida.

3.3 Piso

O piso onde serà instalado o equipamento poderà ser de cerâmica, paviflex ou borracha antiestàtica. Se for carpetado, a mesa do sistema deverà estar sobre uma base de borracha antiestàtica.

3.4 Climatização

- Maxima: 35°C - Minima: 10°C

- Umidade relativa do ar: 20% a 80%





4. DIAGRAMA EM BLOCO



3

3

3.

3

3

)

3 : 3

3

)

)

)

O Sistema 700 segue uma familia de microcomputadores de 8 bits. Nele foi incorporada basicamente maior capacidade de armazenamento físico de dados usando o disco Winchester como uma das unidades de disco. Possui características de montagem modular separadas em módulo de video, CPU e teclado capacitivo.

4.1 Mbdulo da CPU

Neste mòdulo encontram-se a placa principal de processamento P21, a fonte chaveada (FT36) e o slot para conexão da controladora de disco rígido (CTRL 11).

Este sistema è composto por dois microprocessadores Z80A, operando em 4MHz, tendo uma CPUl como principal gerenciando um banco de membrias RAM dinâmicas de 64Kb; os dispositivos de entrada/salda como portas seriais; controlador de interface e controlador de video; e uma EPROM de 4Kb destinada à inicialização do sistema.

O outro microprocessador auxiliar, CPU2, è usado para controle das unidades de disco e, consequentemente, também acessa a EPROM e a RAM estàtica do buffer de disco (lKbyte).

- Controlador de video

E composto por três dispositivos principais: o controlador de CRT, que gera todos os sinais de temporização para o display de dados; o gerador de video, que produz o conjunto de caracteres; e o shift register, que armazena uma linha de dados (oitenta caracteres). O controlador de video gera toda a temporização necessária para exibir 24 linhas de oitenta caracteres cada uma, com os seguintes atributos: campo piscante, campo protegido e cursor com imagem reversa. A matriz de caracteres è de 5 x 7 pontos, dentro de um campo de 7 x 10 pontos. Os que sobram têm como função o espaçamento entre os caracteres e a entrelinha.



- Controlador de discos flexiveis

Circuito composto por um controlador de disco flexivel (FDC) que executa todas as rotinas de formatação, gravação, leitura, etc. Permite a conexão de até quatro unidades de disco flexivel de 5 1/4", face simples ou dupla, em FM ou MFM.

- Interface de comunicação

Duas unidades de comunicação para transmissão/recepção sincrona/assincrona, padrão RS 232 C. São divididas em: porta principal, destinada a conexões com modems, etc.; e porta auxiliar, para conexão com impressoras, plotters, etc.

A velocidade de transmissão no modo assincrono è de 75 a 19.200 baud/s e no modo sincrono è de 1.200, 2.400, 4.800 e 9.600 baud/s.

- Unidade de disco

Podem ser utilizadas até duas unidades de disco flexivel de 5 1/4" de 48 TPI (trilha/polegada), 128 bytes por setor, quarenta setores por trilha, 35/70 (FS/FD) trilhas por disco, totalizando:

- . 179 Kbytes em face unica
- . 358 Kbytes em face dupla
- . Taxa de transferência: 250 Kbits/s, em dupla densidade

Na posição da unidade de disco B pode ser instalada uma unidade de disco Winchester de 5, 10 ou 15MB, com taxa de transferência de 5Mbits/s.

- Conector de quarenta pinos, expansão

Trata-se de uma expansão da via de dados e de endereços da CPUl para conexão de equipamentos periféricos, como a rede local Pronet.

ESBREL

Av. Mail Floriana 142

Zoose Rio de Janesso, R.

Fono (821) 253-8095



- Fonte de alimentação

- . Tipo: reguladora chaveada
- . Tensões de entrada: 90 a 130 VAC ou 180 a 260 VAC
- . Tensões e correntes de saida: +5V/3,5A, +5V/2,5A, +12V/4A, +12V/1,5A e -12V/250mA
- . Potência de saida: 105,5 watts

ESBREL

Av. Mal. Fleriane, 143 S/Leja 28066 - Rie de Janaira, AJ Fene (621) 253-8085

4.2 Mòdulo do teclado

Este módulo possui um microprocessador 8035 que gerencia a varredura e decodificação de 91 teclas dentro do set de caracteres da tabela ASCII, armazenando em EPROM de 2KB. A transmissão dos sinais da tecla digitada para a placa de processamento (P21) è serial assincrona com um start bit e 8 bits de

4.3 Mòdulo de video

Possui uma resolução de 1920 caracteres (24 linhas x oitenta colunas) numa frequência de varredura vertical de 60Hz e horizontal de 15,6KHz.

DIAGRAMA DE BLOCOS

- Placa do teclado, PTL15
- Placa de video, VT03
- 3. Area de membria 64K x 8 bytes
- Buffer de teclado
- Controlador de video
- 6. Conector de expansão
- 7. Porta serial auxiliar
- 8. Porta principal
- 9. CPUl, principal
- 10. Buffer de dados e endereços

6

637

60

C 6 6

6

E 30

(

E.

C. C. C. C. C.

1


Si Ch

Si.

1



- 11. Gerador de clock e baud rate
- 12. CPU2, auxiliar 13. Slot de expansão 1
- 14. Slot de expansão 2
- 15. Controlador de disco rigido, Control 11
- 16. Fonte reguladora chaveada, FT36
- 17. EPROM
- 18. Controlador de floppy disk
- 19. Unidades de disco flexivel A e B
- 20. Unidade de Winchester B





5. CONEXÕES

Descrevemos nesta seção os conectores do painel traseiro e a ligação do video e do teclado na unidade central, bem como suas dimensões mecânicas.

- Dimensões mecânicas, em milimetros (L x A x P):

. Modulo da CPU:

450 x 150 x 475

. Mbdulo do video:

317,5 x 263 x 332,5

. Modulo do teclado: 317,5 x 036 x 208

- Saida para video:

ES8REL

Av. Mai. Floriers, 143 S/Leja

29069 - Bra de Asseiro, NJ Fone (021) 253-8986

. Conector de nove pinos, tipo "D".

PINO FUNCZO

PINO

FUNÇÃO

1,2,3,5

GND, sinal de referência terra
VÎDEO, sinal composto de video
HSYNC, sincronismo horizontal
VSYNC, sincronismo vertical

- Entrada para teclado:

. Conector de cinco pinos tipo "D".

PINO	FUNÇÃO	
1 2 3,7 6 4 8,9	CK, pulso de clock RST, sinal de Reset GND, sinal de referência t DADOS, sinal serial de dad +12V +5V	cerra los



- Conector paralelo de quarenta pinos (expansão):

Destinado à expansão das vias de dados, endereços e controle da CPU principal, interligando equipamentos periféricos.


PINO	FUNÇÃO
14,16,39 33 2 3 4 5 6 7 1,8,29,37 10 11 12 13 15 17 18 19 20 21 22 23 24 25 26 27 28 30 31 32 34 35 36 38 40	VCC. RSTT A10 A12 A13 A115 A14 A0UT MRD A14 A0UT MRD A01 A15 A15 A16 A2 A57 A62



- Porta serial principal
 - . Conector de 25 pinos tipo "D" destinado a comunicação.



PINO	FUNÇÃO
2	T x D, dados a transmitir. Sinal serial gerado pelo Sistema 700.
3	R x D, dados recebidos. Sinal serial recebido pelo Sistema 700.
4	RTS, solicitação para transmitir. Indica que o Sistema 700 pede ao periférico a transmissão de dados.
5	CTS, pronto para transmitir. Sinal enviado ao Sistema 700 indicando que a transmissão pode ser iniciada.
6	DSR, periférico pronto. Indica que o periférico está apto a receber e transmitir dados.
1,7	GND, terra.
15	T x CK, clock de transmissão. Fornece a informação do clock utilizado na transmissão. Tem sua origem no periférico.
17	R x CK, clock de recepção. Fornece a informação do clock e tem sua origem no periférico.
20	DTR, o Sistema 700 està pronto. Indica ao periférico se o microcomputador està apto a receber ou transmitir dados.
22	RI, indicação de Ring. Indica ao Sistema 700 que o periférico está sendo chamado.
24	CK, clock externo. Fornece o clock para transmissão proveniente do microcomputador.



Ç

6

á.

SARRER CARRER CARRER

8



- Conector serial da porta auxiliar:

de 25 pinos tipo "D" . Conector usado para comunicação serial.

PINO	FUNÇÃO
2	R x D, dados recebidos. Sinal binario serial enviado pelo periférico.
3	T x D, dados a transmitir. Sinal binario serial gerado pelo Sistema 700.
1,7	GND, sinal de referência. Terra.
20	DSR, periférico pronto. Indica que o periférico (impressora) está pronto e apto a receber dados.

ESBREL

Av. Mal. Floriana, 143 S/Leja 20000 - Rie de Janaire, RJ Fene (021) 253-6005



6. TEORIA DE FUNCIONAMENTO

6.1 PLACA P21

ESBREI

Av. Mal. Flerione, 143 s/Leje

20069 - Rie de Janoiro, RJ

Fone (921) 253-8085

A placa processadora P21 usa dois microprocessadores Z80A configurados de tal modo que uma CPU principal se incumbe do gerenciamento da membria, teclado, vídeo, portas de comunicação serial e expansão paralela; a outra CPU, auxiliar, monitora o acesso às unidades de discos flexíveis e disco rigido através da placa controladora de Winchester.

As vias de endereçamento, dados e controles da CPUl, principal, são separadas das vias de CPU2, auxiliar, através dos buffers compostos pelos CIs 41, 19 e 20. Sobre os barramentos da CPUl há os oito chips de membria de 64K x lbit, 4164 (CI 32 a 39), endereçados através dos multiplexadores 74LS157, que multiplexam os sinais oriundos da combinação lógica de Refresh, Ml, MREQ, além do sinal de escrita WR e endereços da CPUl (CI 43).

Nesta mesma via de dados são recebidos os dados do teclado que chegam à placa P21 através do conector CN-10, onde os dados vindos serialmente do teclado passam pelo shift register 74LS164, que irá transpôlos paralelamente para a via de dados por intermédio do buffer 74LS244, CI 46, que por sua vez é selecionado pelo CI 71. Este CI 71, 74LS138, tem a função de selecionar os chips de entrada e saída endereçados pela CPU1, principal, através das linhas de endereços de A3 a A7.

No conector CN-ll os sinais de video e sincronismo destinados ao monitor de video são resultantes da composição do sinal de video do 8002, CI 76, e WG EN do 8350, CI.44. O sinal oriundo do gerador de video CI 76 tem sua formação na passagem de toda a linha de video montada no CI 45 para o CI 76, que serializa este sinal e o compõe, enviando-o à placa VT03 no modulo de video.

Os sinais de sincronismo vertical e horizontal do CI 44 e do temporizador formado pelo circuito RC do CI 80 servem para o chaveamento de sincronismo da placa de video.



Para controle e acesso a esses periféricos a CPU principal programa o CI 47, PPI 8255, que tem suas três portas (PA - saida, PB - entrada e PC - saida) voltadas para a programação dos periféricos, como o gerador de caracteres para video 8002 (CI 76), controlador de video 8350 (CI 44), teclado através do CI 50, porta de comunicação principal, sinal de bip, sinais de BUSREQ e BUSAK da CPU2 (CI 1).

- A comunicação serial está dividida em dois blocos:
- . Porta auxiliar para impressora
- . Porta principal para comunicação

O conector CN-8, porta auxiliar, possui uma USART 8251 (CI 56) para seu controle e um gerador de baud rate (CI 58), que são selecionados através do CI 71, decodificador de entrada e salda interno. Os CIS 64 e 66 são responsáveis pela conversão de niveis TTL para padrão RS 232 C durante a transmissão dos dados.

O circuito de geração de clock è distribuido pelos CIs 50, 51, 52 e 53, além dos transistores T1 e T2 e cristais XTAL1, 2 e 3, formando os divisores de clock para CPU1, CPU2 e linhas de clock para transmissão.

A porta principal tem seu funcionamento analogo à porta auxiliar, diferenciando apenas no número de sinais de controle, na formação do padrão RS 232 C, conector CN-7. Uma lógica de seleção de clock interno e externo pelos CIs 54 e 57 da programação via software permite o chaveamento entre o modo sincrono ou assincrono de comunicação.

O' sistema de Reset automático è formado pelo CI 4, 74LS123, de constante RC de aproximadamente 100ms.

No conector CN-9 temos um barramento de dados, endereços e controles destinados à conexão de periféricos. Estes sinais de dados passam por um buffer bidirecional CI 72, que tem sua direção de entrada ou saída determinada através da combinação lógica de acesso externo. Os buffers responsáveis pelas linhas de endereço são os CIs 73 e 74. Os três buffers possuem a função de isolar as vias de dados e endereços da placa P21 da via de comunicação do periférico interligado e direcioná-las.

Pelo fato de haver duas CPUs, existem dois barramentos de dados, endereços e controle para gerenciamento de periféricos, os quais deverão estar isolados, evitando assim a interferência simultânea em seus ciclos de máquinas.

MANUAL TECNICO DO S-700/I

ESBREL

142 Plain

20050 - Rio de Janeire. AJ

Fons (02) 250 306:

6-2



3

A

Para tanto, os CIs 41, 19 e 20 representam os buffers de isolamento das vias de dados, endereços mais significativos e endereços menos significativos e controle, respectivamente, sendo que os buffers de endereços direcionam a passagem dos bits de endereçamento da CPUl para a CPU2 devido ao nível logico baixo nos pinos dos CIs 19 e 20, 74LS245.

No CI 41, buffer de dados, o direcionamento das informações è acionado através do sinal RD, gerado pela CPU1, principal. A habilitação dos buffers è decorrente da lógica de acesso que envolve os sinais Refresh, M1, MREQ e a seleção da porta PC (saida) da PPI 8255.

Com isso o acesso à CPU2, CI 1 (que gerencia as unidades de disco e os slots de expansão ou o acesso à EPROM 2732, CI 16, que possui o programa de inicialização do sistema), pode ser monitorado pela CPU1.

Para os dois slots de expansão CN-4 e CN-5 temos o envio dos sinais de endereço, dados, controle e clock. Nestas expansões poderá ser acoplada a placa controladora de disco rigido, Control 11, por exemplo. Quanto ao armazenamento temporário das informações de disco, a CPU2 conta com um banco de membria RAM 2114, CI 14 e CI 15 de 1K x 8 bits, que pode ser acessado tanto pela CPU auxiliar como pela principal, no caso de transferência dos dados armazenados.

O controlador de disco flexivel FDC 1791, CI 18, pode selecionar e controlar até quatro unidades de disco, utilizando para isso a lógica de seleção que envolve o latch 74LS273, CI 17. A lógica de pré-compensação de escrita é formada pelo CI 74LS161, CI 5, que atua no atraso do sinal de dados. A lógica de separação de dados de leitura é formada pelo CI 3, 9216. Observe-se que o FDC 1791 está sob controle das vias de dados da CPU2, CI 1, que mantém o endereçamento da memoria de lK x 8 bits ou buffer de disco de lKbyte.

Um dip-switch SWl configura da seguinte forma o número de unidades de disco acopladas à CPU:

CHAVES		POSIÇÃO	
	ON	OFF	
 1 - Indica o tipo de floppy disk. 2 - Indica a capacidade do Winchester. 3 - Indica modo terminal. 4 - Indica a capacidade do Winchester. 5 - Indica a capacidade do Winchester. 	F/S	F/D 10MB T 5MB 15MB	

6-3

MANUAL TECNICO DO S-700/I

ESSREL

20069 - No de Jeneire, NJ



Obs.: Quando o sistema possuir apenas floppy disk, as chaves de 2 até 5, deverão estar na posição ON.

Ao ligar o equipamento ou ao sair de uma condição do Reset, a CPUl inicia, num primeiro instante, seu funcionamento; a PPI, no entanto, fica com as três portas com todos os pinos em three-state, e o pull-up RP-9 mantêm a CPU2 e o controlador de disco em Reset.

As linhas de endereço de All a Al5 estão com um resistor de pull-up, RP-6, que condiciona a lógica das portas do CI 26. Este efetua a habilitação da EPROM juntamente com os sinais de busca e acesso da CPU1 (MI, MREQ e Refresh), que acionam a segunda parte da lógica de porta do CI 27 habilitando os buffers de dados e endereços que isolam a EPROM da CPU1.

Como jà citamos, o ciclo de busca e acesso da CPU1 envolve o sinal RD, que direciona o buffer de dados, CI 41, de forma que os dados da EPROM sejam lidos pela CPU1.

Uma vez que a lógica que habilita a EPROM, CI 16, recebe os sinais Al5 e MRIQ, esta será selecionada, ocasionando a leitura e execução dos primeiros passos do programa, transferindo este conteúdo para a área da membria principal, de onde irá executá-lo passo a passo.

A mensagem de "Inserir Disquete" que aparece na tela jà compõe as primeiras informações para o video, que para tanto deverá habilitar o circuito composto da PPI e de todo o bloco de CRT e CRTC (de controle de video).

Para a seleção e o endereçamento da àrea de memoria, os sinais RAS e CAS gerados a partir da lógica do CI 27, envolvendo Refresh, M1 e MREQ e resultando um nivel alto, via porta lA do CI 9, irão tirar de Reset o CI 10, permitindo a excitação da entrada 10 do CI 10, que acionará a saída 1Q do mesmo CI 10, gerando assim o sinal RAS para a memória.

Num primeiro pulso de clock no CI 10, após a saída do estado de Reset, será gerado o sinal de RAS. No segundo pulso de clock a saída 20 do CI 10 irá gerar o sinal de MUX e, num terceiro pulso, a saída 30 se encarregará do sinal CAS.

ESBREL

Av. Mal. Floriano, 143 \$/Leja 20058 - Rie de Janeire, AJ Fena (021) 253-8085



Quando è enviada à tela a mensagem "Inserir Disquete", a PPI programa primeiramente os CIs 4 e 76 através de suas portas A, B e C preparando-os para efetuar a leitura dos dados a serem enviados ao video. Esses dados são lidos da membria principal por intermédio de um DMA efetuado pelo CI 44.

O CI 76 serializa os dados, enquanto o CRTC, CI 44, compõe os atributos de video e sinais de sincronismo. Juntos, o sinal de video e os sinais de sincronismo irão para a placa de deflexão varrendo na tela a frase "Inserir Disquete".

Em seguida, a CPUl executa o pròximo passo do programa situado na sua area de membria, que e habilitar a unidade de disco A, ler o disco a partir da trilha 0, setor 0, levar estes dados até a area de membria e compara-los.

A habilitação do FDC, CI 18, se for necessária, e a retirada da CPU2 de three-state tornam-se um primeiro ponto, através da porta PC3 e do sincronismo do FDC via PB5, ambos sob controle do CI 47. Feito o ciclo de trilha Ø e leitura a partir desta, os dados serão CPU1 faça sua leitura e leve os dados para a área de memória. Este procedimento efetua a carga do sistema operacional.

Caso venha algum dado do teclado, este será "sentido" através de um pulso na porta PBØ da PPI fornecido pelo CI 60. A PPI informará à CPUl que deverá ser lido o contendo do CI 46, buffer do teclado. Para isso, a CPUl habilitará o buffer via CI 71, decodificador de I/O, fazendo a leitura e armazenando os dados na memoria para compará-los e interpretá-los.

Caso seja necessária uma comunicação com a impressora, a CPUl selecionará por intermédio do CI 71 a porta auxiliar, USART, CI 56, e seu gerador de baud rate correspondente, CI 58, via salda selecionadora do CI 71, YØ e Y4, respectivamente, permitindo assim a passagem dos dados do teclado (CI 46) para a impressora, via CI 56, ficando a cargo da CPUl o gerenciamento destas portas de comunicação e da via de transferência dos dados.



(Je 1)

() !

6.

...

OF COR

37

07

er Gr

-

. .

(-

Ort.

S. S.

1

6:

(· · · ·

....

* .

Ú.

57.00

(3)

· · ·

50

1

Ç.

6.

(F.

1

(in

0



6.2 Fonte de alimentação FT-36

O circuito da fonte de alimentação baseia-se num regulador chaveado de alta corrente, que se resume no CI 296, o qual possibilita a monitoração cíclica da tensão fornecida.

A frequência de sincronismo de todos os quatro CIs é feita por Rl e C37, que sincronizarão os demais em 66KHz, excitando a entrada do pino 7 do 296.


Ligada ao pino 9 temos a compensação de frequência dada pela malha R3, C11 e C15, que garante o retorno à frequência regulada. No pino 5 um capacitor de desacoplamento define a constante para reacionamento do ciclo (soft start), ou seja, somente após a carga total deste capacitor, o nivel da tensão de saida se estabilizarà; caso contrário, a tensão de saida no pino 2 serà inibida.

Como todas as outras configurações são similares, tomamos o CI l para exemplificar o funcionamento. No pino 2, o indutor L3 e o nível de tensão de saida podem ser ajustados dependendo do consumo da carga, variável através do divisor resistivo formado por TPl e R4, os quais fornecem a amostragem de tensão para realimentação nos pinos 1, 10 e 12.

O diodo D3 acopla a descarga do capacitor revertendo-a através de L1. Isto ocorre durante o periodo de não-chaveamento do CI. Pela necessidade de consumo minimo de operação, os resistores R2 e R5 formam a carga minima de consumo de corrente de 100mA.

Em caso de curto-circuito na saida da fonte, o pino 6 tem por função inibir a saida de tensão do pino 2, caso o potencial de referência, terra, exceda a 2 volts, e reativar a tensão de saida, se a tensão de referência estiver menor que 0,8 volt. Com isto garante-se uma compatibilidade a nivel TTL de alimentação.

Outra proteção existente no circuito, caso a tensão de saida exceda a tensão nominal em 20%, excitara o pino 1 do CI 2296, disparando o gate do SCR através do pino 15 (saída crowbar), forçando assim uma diferença de potencial sobre o fusivel FUI, levando a seu rompimento e consequente corte da tensão retificada do circuito chaveador.





A tensão alternada de entrada pode ser selecionada em 110V ou 220V, que o trafo toroidal transforma para 24 volts, os quais serão retificados. O diodo Dl impede a condução reversa da tensão caso o circuito seja alimentado por uma bateria de 24 volts (No-Bréak).

Todas as tensões de saída derivam de circuito similar a este descrito, com uma observação quanto à tensão de -12 volts. Devido a necessidade de consumo de +5 volts/6A, e o regulador 2296 poder fornecer até 4A, utilizam-se dois CIs 2296 para fornecimento da corrente necessária e reaproveita-se um dos CIs para a formação da tensão de -12 volts.

No caso do CI 4, que alem de fornecer +5V/2,5A na configuração padrão fornece -12V/250mA, esta tensão é oriunda do transformador L4 por relação de numero de espiras, onde o resistor R14 atua como amortecimento das oscilações do secundário.

Como foi visto, devido a limitações no fornecimento de corrente foram acoplados dois circuitos de +5 volts para o fornecimento da corrente necessária à carga.

6.3 Video VT-03

A placa VT-03 do monitor de video foi projetada inicialmente para converter quatro sinais de cor (R, G, B e Intenso) em um único sinal de video. Assim, uma placa controladora de video colorido podería ser conectada a um monitor monocromático.

No nosso caso, a placa P21 gera apenas o sinal de video, alem do sincronismo vertical e horizontal. Esse sinal è conectado à entrada do canal G (verde) da V7-03. Os trimpots de controle de brilho dos sinais R (vermelho), B (azul) e I (intenso) ficam sem função e não influenciam a operação do circuito.





O CI 2, TDA 1170, controla todo o processo de geração de rampa e sincronização da varredura vertical. Este CI è alimentado com +12V (pino 2). O sinal de sincronismo vertical gerado na P21 è amplificado por T14 e aplicado na entrada de trigger (pino 8) do TDA 1170. Este sinal vai sincronizar o oscilador vertical da VT-03 juntamente com os sinais gerados pela P21. Atravês do pino 6 temos uma amostra do sinal do oscilador, realimentado em sua: entrada (pino 9) pelo trimpot TP2. Este è usado para ajuste da frequência vertical, que deve ser setada em 60Hz. O pino 1 è uma saída onde se tem uma amostra da rampa utilizada para efetuar a varredura no cinescópio. Esta amostra è realimentada para o pino 12, que è a entrada do gerador de rampa interno, por intermèdio do trimpot TP1. Este TP1 serà usado para ajuste da linearidade vertical. O pino 7 è a entrada de polarização do circuito interno gerador da rampa e està ligado ao TP3. Este trimpot è usado no ajuste da altura vertical da imagem. A rampa amplificada sai pelo pino 4 e è aplicada ao YOKE nas bobinas de deflexão vertical para realizarem a varredura da tela.

oscilador horizontal, assim como o vertical, funciona independentemente dos pulsos de sincromismo vindos da unidade central. Para operar, basta que circuito tenha alimentação. O sinal de sincronismo horizontal, vindo da P21, entra no circuito de correção de fase, formado por T13 (C). No emissor deste transistor ha um sinal de amostra do secundário do Fly-Back (A), cujo nivel DC foi desacoplado e integrado (B). Um novo nivel DC pode ser somado a este dente de serra através de TPlØ. Este trimpot ajusta a posição horizontal da imagem na tela porque varia o nivel de condução de Tl3, ou seja, no coletor de Tl3 havera um dente de serra integrado, com nivel DC, que temos um nivel DC que depende do sinal na sua base e que vai polarizar o transistor oscilador Tll, via trimpot TPll. O Tll e o TlØ formam o oscilador horizontal que funciona com a alternância dos estados dos transistores: Tll saturado e TlØ cortado e viceversa. Esta alternância muda constantemente o sentido da carga e descarga de C2, permitindo que o sistema continue trabalhando em modo astável.

ESBREL

Av. Mal. Flatiana, 143 S/Leja

20061 - Riv. da Janoira, RJ

Fano (821) 203-408



Através de TPll podemos mudar o ponto quiescente de Tll e, portanto, mudamos também o tempo de carga e descarga de C20, ou seja, a frequência do oscilador. Este oscilador deve funcionar com 15600Hz. O T9 casa a baixa impedância do oscilador com a alta impedância do trafo TFl que, por sua vez, isola o estágio de baixa voltagem do de alta voltagem. O T7 realiza a ultima amplificação do sinal de varredura horizontal, que é aplicado nas bobinas de deflexão horizontal por intermédio de Ll e L2, que são indutores ajustáveis para controlar a largura horizontal e a linearidade da varredura no cinescópio.

O coletor de T7 està ligado ao primario do Fly-Back e de seu secundario retiram-se as tensões de polarização do cinescópio: alta tensão de 12,8KV, grade 4 com 400V e grade 2 com 300V (valores típicos). A tensão da grade 2 e ajustavel. Do secundario do Fly-Back é amostrado também o sinal para o circuito de correção de fase. O controle interno do brilho atua na polarização da grade 1, variando sua tensão entre 0V e 150V.

O sinal de video gerado na P21 è conectado à entrada G do amplificador de video, invertida e aplicada ao emissor de T3 (somador do sinal G). A polarização base de T3 è alteravel pelo trimpot TP5 e, com ele, pode-se ter mais um ajuste de brilho para o sinal de video. A alimentação para T3, assim como para os outros três transistores somadores (que no Sistema 700 não são usados), è fornecida por Tl, que por sua vez è controlado através do potenciômetro externo. Este è o intensidade de imagem ajuste de externamente. A malha no emissor de T3 permite uma rapida comutação para a saturação enquanto T6 è usado quando os transistores somadores comutam para o corte. Do emissor de T6, o sinal de video è aplicado no catodo do cinescopio.



000

G


E.

C

@

866666666666666666





ESBREL

Av. Mail. Floriane, 143 S/Leja 20000 - Rio de Janoiro, NJ Fena (921) 253-8005



6.4 Controlador de Winchester - Control 11

A placa Control 11 è uma expansão que pode ser conectada à maquina num dos slots livres da P21 para controlar um Winchester de 5, 10 ou 15 Mbytes.

Seu funcionamento baseia-se na operação do HDC (Hard Disk Controler) WD-1010, que realiza as funções de leitura, gravação, formatação, gerador e verificador de CRC, além de controlar as funções de posicionamento do Winchester. Durante a leitura, ele é auxiliado pelo DP 8460, que é o separador de dados para disco rigido. A transferência de dados entre a membria e o controlador de Winchester é feita por DMA (acesso direto à membria), ou seja, a CPU2 da P21 fica com seu barramento em three-state. Esta transferência ocorre a 512 bytes (1 setor) de cada vez. A transferência de dados do WD 1010 para o Winchester è feita a 5Mbits/seg.

Quando uma transferência de dados vai se processar, P21 envia IORQ para a Control 11, que serà usada como CS no WD 1010. Em seguida, a CPU2 da P21 ativa RD e comanda AØ, Al e A2 para selecionar o registrador de status do WD 1010 e verificar se o drive està pronto e se não hà condição de erro. Se tudo estiver correto, a CPU2 da P21 carrega os registradores do WD 1010 com a posição do Winchester onde vai se processar operação. Neste momento o WD 1010 ativa BCS e coloca o Z80 da P21 em three-state (BUSRQ), que responde com um BUSAK. Ai começa a transferência por DMA. O WD 1010 inicializa os três contadores, CIs 12, 16 e 10 (74LS393, 74LS93 e 74LS191, respectivamente) em cujas saidas tem-se o endereçamento para o buffer de lKbyte da P21. O endereço sofre um incremento de l a cada byte transferido da membria para o WD 1010. Quando o conteddo de um setor inteiro è transferido, o WD 1010 desativa o (BCS) e devolve à CPU2 sua autonomia. O clock para os contadores è gerado pelo WD 1010 chaveando $\overline{\text{WE}}$ e $\overline{\text{RE}}$ (o primeiro durante uma leitura e o segundo durante gravação do Winchester).

Os dados entram ou saem da placa pelo buffer bidirecional 74LS245 (CI 4), habilitado pelo BCS e direcionado por WE e RE (três sinais do WD 1010) através do MUX CI 18 (74LS157). O byte paralelo que entra no WD 1010 (D0-D7) è serializado e sai pelo pino 21 (WD). O trem de pulso passa pelo latch CI 21 (74LS175), que tem 10MHz de clock. Por este latch passam também os sinais EARLY (adiantar) e LATE (atrasar), gerados pelo WD 1010, que serão usados na pré-compensação da gravação, adiantando ou atrasando o trem de pulsos com relação ao campo de dados no disco rigido.






As três fases dos dados serializados (atrasada, normal e adiantada) são geradas pela linha de atraso 5025 e selecionadas no CI 22 (MUX 74LS151). Dai o sinal ė entregue ao 26LS31 (diferenciador), que fornece sinais diferenciais para quatro conectores dos quatro Winchester possiveis. Se uma leitura està sendo feita, dados seriais e diferenciados passam pelo 26LS32 (CI 9), que os converte em niveis TTL. A seleção entre quatro possiveis fontes de dados è feita pelo MUX CI 7 (74LS151), controlado pelo barramento de dados da CPU2, atravės do CI 28 (latch 74LS174). Do CI 7 dados passam para o separador de dados DP-8460 (CI 8). Inicialmente, a linha de dados contém um preâmbulo composto de 2 bytes de zeros e uns (2 bytes de cada), detectados pelo CI 6 (one shot 74LS123), que envia ao pino 34 (DRUN) do WD 1010 um pulso do tamanho do preâmbulo avisando que os dados seriais estão chegando. O WD 1010 ativa RG (pino 38), informando ao 8460 que ele està ciente da chegada dos dados. Durante o preâmbulo, o DP 8460 sincronizou-se frequência e na fase do trem de pulsos e agora separa dados dos pulsos de clock, que vêm juntos do Winchester, e os envia ao WD 1010: dados do SYND (pino 13) para o RD do WD 1010 (pino 37) e clock do RC (pino 19) para o RC do WD 1010 (pino 39). O WD 1010 vai transformar esta informação serial num byte paralelo. informação lida é então enviada à membria da P21 byte a byte, saindo do barramento do WD 1010 (D0-D7) e passando pelo buffer bicirecional CI 4 (74LS245). Durante esta transferência, a membria da P21 novamente endereçada pelos contadores da Control (CIs 12, 16 e 10).

Os sinais de controle são comuns a todos os Winchester conectados, sendo que apenas um de cada vez è selecionado (sinal DSØ, DS1, DS2, ou DS3) pelos sinais gerados através do CI 29 (74LS138), comandado pelo barramento de dados da P21. O barramento de dados da CPU2 da P21 gera também os sinais para seleção das cabeças do drive (HSØ, HS1 ou HS2), através do latch (74LS174). Os outros sinais de controle são gerados ou recebidos pelo WD 1010. Ele gera: (redução da corrente de gravação), um pulso gerado a cada quatro cilindros fazendo com que o Winchester diminua o fluxo de corrente na cabeça de leitura/ gravação; WG (habilita gravação), quando em 1, avisa ao Winchester que a operação corrente è uma gravação e em Ø informa que è uma leitura; STP (passo) comanda a cabeça do drive ao avançar uma trilha; DIR (direção) indica ao Winchester em que direção a cabeça deve movimentar-se, sendo que em nivel Ø faz com que o movimento seja das trilhas exteriores para as interiores.





O WD 1010 recebe os seguintes sinais de controle: SC (posicionamento completo) indica que a cabeça ja atingiu a trilha requerida; TRO (trilha zero) indica que a cabeça está posicionada sobre a trilha zero; WF (falha na gravação) indica que o drive apresentou erro durante a gravação; INDX (indice) está ativo em nivel sempre que o pulso de indice é enviado pelo disco rigido; DRDY (drive pronto) avisa ao WD 1010 que o Winchester está pronto para operar normalmente.



6.5 Teclado - PTL 15

O teclado do Sistema 700 è do tipo capacitivo e compõe um modulo separado da unidade central. Sua concepção e seu funcionamento são semelhantes aos dos teclados capacitivos usados nos outros equipamentos PROLOGICA.

Seu funcionamento è controlado por um processador 8035 que gera a varredura das linhas do teclado; lê, na matriz do teclado, as teclas pressionadas; serializa o byte (de 8 bits) correspondente à tecla apertada e envia este trem de pulsos, juntamente com pulsos de clock, para a unidade central.

As instruções necessárias ao funcionamento da placa estão contidas na EPROM CI 9 (2716) de 2K x 8. Nesta EPROM está armazenada também a tabela de caracteres do teclado (código de posição para código ASCII).

Quando o 8035 vai ler instruções na EPROM, ele gera endereçamento através do barramento de dados (DB0-DB7) e por P20, P21 e P22 (pseudoporta 2), ao mesmo tempo que ativa ALE (pino 11). Este sinal habilita o latch CI 10 (LS373) e o endereçamento é gravado em suas saidas. Em seguida, a EPROM é selecionada pelo 8035 por intermédio de PSEN (pino 9) e o seu conteúdo é lido pelo processador. Quando não há varredura na matriz, as linhas estão em +12V e as colunas em +5V. Na varredura, a linha selecionada fica em 0V e este nivel é induzido para a coluna da matriz, caso alguma tecla daquela linha seja acionada.




Para a leitura da matriz de teclado, o 8035 usa a porta quase bidirecional l (Pl0-Pl7). Os bits Pl6 e Pl7 selecionam um dos dois conjuntos de seis portas Nands das linhas da matriz, enquanto os outros bits (Pl0-Pl5) selecionam uma das seis Nands do conjunto.

O bit ativado estarà em nivel 1. Durante a geração da varrredura, PROG (pino 25) està em nivel 0 habilitando o latch CI 4 (LS373). Ao mesmo tempo, PROG também está habilitando os dois conjuntos de portas Nands. A linha selecionada fica em nivel 0 e, se alguma tecla desta linha estiver ativada, este nivel è induzido para a coluna correspondente. Esta coluna, normalmente com +5V, vai para nivel 0V, que è aplicado na entrada inversora do A.O. (LM339) daquela coluna. Na sua entrada não inversora existe +4V conseguidos num divisor de tensão. Quando não há varredura, a entrada inversora è mais positiva (+5V) que a entrada não inversora (+4V) e na saída temos 0V. Quando uma das colunas possui nivel 0V (tecla pressionada), a saída do respectivo A.O. fica em nível 1 (+5V) e esta condição è gravada no CI 10. Durante a leitura da matriz, PROG vai para nível 1, desabilitando as Nands e lendo o conteúdo do CI 10. O byte lido, juntamente com o gerado para varrer as linhas, fornece, para o 8035, o còdigo de posição da tecla pressionada.

Agora este còdigo de posição vai ser convertido para còdigo ASCII. À exceção das teclas de função, todas as outras têm um còdigo cor espondente em ASCII gravado na EPROM (CI 9). O còdigo de posição lido pelo 8035 vai ser usado por este CI como endereço da EPROM, pelo barramento de dados (DBØ-DB7) e pela porta 2 (P2Ø-P22). Neste endereço estará contido o caractere ASCII correspondente à tecla pressionada, que será serializado pelo processador 8035 e enviado à unidade central juntamente com pulsos de clock (através de P26 e P27, respectivamente). As teclas de função têm seu còdigo de posição serializado pelo 8035 e enviado à unidade central, já que este còdigo será interpretado pelo S.O.

O led indicador do Caps Lock è ativado por intermèdio do bit P25 da pseudoporta 2. O cristal fornece um clock de 6MHz para funcionamento da placa. O Reset, gerado na unidade central, è um sinal de entrada na PTL 15. Esta placa recebe alimentação de +5V e +12V.





- 7. DESCRIÇÃO DOS PRINCIPAIS CIS.
- 7.1 Z8Ø CPU

O Z80 CPU è um microprocessador de 8 bits que contèm 208 bits de membria interna acessiveis ao programador. Essa membria RAM estàtica è dividida em oito registradores de 8 bits e quatro registradores de 16

Os registradores de 8 bits são os seguintes:

A - acumulador

B - registrador

C - registrador

D - registrador

E - registrador

F - flag

H - registrador


L - registrador

O acumulador e o flag são usados para fins quase específicos, enquanto os demais ficam expostos a toda sorte de processamento de dados.

Os quatro registradores de 16 bits ou de uso especial, isto è, específico, obedec i a certas rotinas de processamento intrinsecas à lògica do Z80. São eles:

Contador de programa (PC):

Este registrador contém os 16 bits de endereçamento da instrução que está sendo procurada. Todas as vezes que o Z80 busca uma instrução este registrador é automaticamente incrementado em 1. Em essência, significa que quando o Z80 está executando um ciclo de busca de instrução as dezesseis vias de barramento de endereço (A0-A15) apresentam o valor corrente do registrador PC (Program Counter).





- Ponteiro de topo da memória (SP):

Este registrador difere do registrador PC no seguinte tópico: tem seus 16 bits de endereçamento colocados nas vias de endereço do Z80 (A0-A15) quando o processador está transferindo dados de um de seus registradores internos para o banco de memória externa (RAM) ou quando transfere dados da memória externa (RAM) para um de seus registradores internos.

As duas instruções que fazem com que o Z80 coloque o conteúdo do registrador SP (Stack Pointer) nas vias de endereçamento (A0-A15) são POP e PUSH.

- POP Transfere da membria externa (RAM) para a membria interna do microprocessador.
- PUSH Transfere da memòria interna do microprocessador para a memòria externa (RAM).
- Registrador IX e Registrador IY:

Estes dois registradores são usados para realizar endereçamento indexado, isto é, apontar em qual região da membria externa (RAM) está contido o byte a ser transferido. Quando o Z8Ø endereça alguma região intermediária de membria externa, é apresentado nas vias de endereçamento (AØ-Al5) o corrente valor do registrador PC e os registradores IX e IY. É que o registrador SP apresenta sempre e somente o endereço do último byte locado na membria externa (RAM), enquanto os registradores IX e IY apresentam endereços de qualquer região da membria externa.

PINAGEM

(1-5/30-40) - A0-A15

ESBREL

Av. Mal. Floriane, 143 S/Leja 20000 - Ric de Janeire, RJ

Fone (921) 253-8035

Barramento de endereços unidirecional por onde são enviados todos os endereçamentos tanto para memória quanto para os dispositivos periféricos. Esse barramento é formado por dezesseis vias que totalizam 65.536 endereços (2)¹⁶ para a memória; uma vez que utiliza apenas de AØ a A7 para selecionar periféricos, têm-se 256 seleções (2)⁸ possíveis.



Para o ciclo de Refresh são utilizadas as vias de A0 a A6. Quando a CPU responde a algum pedido de barramento (BUSRQ) ou está resetada, esse barramento fica em three-state.

(6) - CLOCK


Entrada de clock responsável pelas articulações lógicas dos contadores e flip-flops internos, além de proporcionar frequência de referência para sincronismo de execuções dos ciclos de máquina.

(7-10/12-15) - D0-D7

Barramento de dados por onde circulam todas as transferências de dados entre o microprocessador e os dispositivos externos. Todas as vias são bidirecionais e seu direcionamento depende do nível lógico dos pinos RD e WR. Assim como o barramento de endereços, este barramento também fica em threestate mediante as mesmas condições.

(11) - VCC

Pino de alimentação 5V.



(16) - INT

Esta entrada, ativa em nivel lógico Ø, è usada por dispositivos periféricos a fim de çue a CPU aceite uma requisição de interrupção.

Para que a CPU aceite o pedido de interrupção è necessário que os flip-flops de interrupção (IFF) estejam setados em nivel lógico l (via software). Satisfeita essa condição, o microprocessador, ao final do atual ciclo de máquina, responde à aceitação da interrupção ativando as saídas IORQ e Ml em nivel lógico Ø; caso contrário, a CPU continuará seu processamento normalmente. Mesmo que o flip-flop de interrupção esteja setado, a CPU não aceita requisição de interrupção caso a entrada de requisição de barramento (BUSRQ) esteja ativada em Ø.

0

3

1

0

6

3

0

(2)

C

4

13

C

¢.

6 6

e.

V.

13

Ç

1

1.X

2 6 6

C

.

*

0

C

0

C

4

Ć

2



190

(17) - NMI

A entrada de requisição de interrupção NMI tem prioridade sobre a entrada INT. Dà-se a ela a denominação "Não-mascarável", uma vez que para a CPU aceitar esse pedido de interrupção não importa o estado lógico em que se encontra o flip-flop de interrupção. A CPU não aceita o pedido de interrupção não-mascarável caso a entrada de pedido de barramento (BUSRQ) esteja ativada em Ø. Se a entrada BUSRQ não estiver ativada e um pedido de MMI ocorrer, a CPU atenderá a esse pedido ao final do corrente ciclo de máquina, carregando o registrador PC com ØØ66H e depositando esse endereço nas vias de endereçamento (AØ-Al5) a fím de ler a instrução contida nesse endereço da membria externa. Para tal processamento são ativadas as saídas de controle M1, MRQ e RD.

(18) - HALT

Esta salda fica ativada em nivel lògico Ø sempre que a CPU efetuar uma instrução de software conhecida como HALT. A instrução HALT faz com que o Z80 pare o processamento e execute NOPs (No Operation) a fim de que sejam realizados os Refresh nas membrias RAMs dinâmicas. Para que a CPU saia do estado de HALT e continue seu processamento è necessário que receba uma requisição de interrupção através da entrada INT ou NMI.

(19) - MRQ

Esta saída, ativa em nível lógico Ø, indica para os dispositivos externos que o barramento de endereços contém um endereço para varredura de memória, seja o ciclo de leitura (MRQ e RD), gravação (MRQ e WR) ou ciclo de busca de instrução (Ml, MRQ e RD). O que vale dizer que esta saída é ativada sempre que a CPU faz busca de instrução ou transfere dados com a memória externa.





(20) - IORQ

Esta saida, ativa em nivel lógico Ø, indica que a CPU está nesse atual ciclo de máquina selecionando um dos dispositivos periféricos, através das vias de endereços AØ-A7, para transferência de dados. Se o selecionado, as saídas de controle IORQ e WR são ativadas; caso contrário, isto é, se a CPU estiver buscando dado no periférico, então são acionadas as em que o Z8Ø ativa a saída IORQ. É quando a CPU aceita uma requisição de interrupção: como resposta ao pedido, são acionadas as vias de controle M1, IORQ e RD.

(21) - RD

Esta saída, ativa em nivel lógico Ø, indica que no corrente ciclo de máquina a CPU está lendo dado da memória (ROM e RAM) ou de algum dispositivo periférico. Se for leitura de memória, são ativadas as vias de controle MRQ e RD; se for leitura de dado em algum periférico, são ativadas as vias de controle IORQ e RD.

(22) - WR

Esta saída, ativa em nível lógico 0, indica que no corrente ciclo de máquina o Z80 está gravando dado na memória (MRQ e WR) ou em algum dispositivo periférico (IORQ e WR) selecionado pelas vias de endereçamento A0-A7, dentro de um ciclo de requisição de periférico.

(23) - BUSAK

Esta saída, ativa em nível lógico Ø, è usada palo Z80 como resposta ao pedido de barramento da CPU por algum dispositivo qualquer, isto è, quando algum perifèrico requisita os barramentos de endereços, dados e algumas vias de controle, através da entrada BUSRQ. O Z80, ao final do atual cirlo de máquina, coloca essas vias e barramentos em three-state (durante um ciclo de máquina) e indica ao dispositivo requerente que o mesmo pode processar nos barramentos, uma vez ativada a saída BUSAK.





(24) - WAIT

Esta entrada, ativa em nivel lógico Ø, indica para a CPU que a memória ou o periférico endereçado não estão prontos para a transferência de dados. Quando a entrada WAIT está ativada, todos os niveis lógicos dos barramentos permanecem sem qualquer alteração. Durante o tempo em que essa entrada permanecer que se a CPU ficará paralisada. O que vale dizer que se a CPU continuar por muito tempo em estado de WAIT, as memórias RAMS dinâmicas perderão seus dados, pois o Z80 não pode realizar ciclos do Refresh. Esta entrada é geralmente usada para lentas.

(25) - BUSRQ


Esta entrada, ativa em nível lógico Ø, è usada pelos dispositivos periféricos externos para requisição dos barramentos de endereço, dados e algumas vias de controle. Ao final do corrente ciclo de máquina o Z8Ø responde ao dispositivo requerente que o mesmo pode usar os barramentos (pois já se encontram em three-state), ativando a via de controle BUSAK.

(26) - RESET

Esta entrada, ativa em nivel lógico 0, zera todos os registradores e flip-flops internos. Quando a CPU sai do estado de Reset, o primeiro processamento a ser realizado e um ciclo de busca de instrução no endereço 0000H.

(27) - M1

Esta saida, ativa em nivel lógico Ø, indica que a CPU está realizando um ciclo de busca de instrução (M1, MRQ e RD) ou respondendo a algum pedido de interrupção (M1, IORQ e RD).



2

S. S.

6

C

6

6

0

0

0000

•

0

*

.



(28) - RFSH

Esta salda, ativa em nível lógico 0, indica que a CPU está realizando um ciclo de Refresh; por isso, o barramento de endereços tem em suas vias A0-A6 um endereço válido para varredura das linhas das membrias RAMs dinâmicas.

E S & R E L

Av. Mal. Flamone, 143 8/Loje
28938 - Pre de Jansire, M

Fene (821) 253-4333

7.2 8251 USART

O 8251 è um receptor/transmissor universal sincrono/assincrono (USART) designado para comunicação de dados em sistemas com microcomputadores. A USART è vista como um periférico e programada para processos de comunicação serial sincrona/assincrona de dados.

A USART recebe dados seriais e os converte em paralelos para o processador e vice-versa. O status de sua comunicação inclui formato de dados de erro e sinais de controle para avaliação do processo de tempos em tempos.

PINAGEM

(1,2,27,28,5-8) - D0-D7

Via de dados. Entrada e saida de dados de 8 bits usados para interfacear o processador com a USART; também envolve-se na transferência de palavras de controle e Status.

(3) - RXD

Recepção de dados. Entrada serial dos dados para a USART.

(4) - GND

Terra. Pino de alimentação, GND.

3

As 25



(9) - TXC

Transmissão do clock. Controla a faixa de transmissão serial.

(10) - WR

Escrita de dados. Entrada ativa em nivel lógico baixo para acesso ou controle da palavra que será escrita pelo processador na USART.

(11) - CS

Seleção do chip. Entrada que seleciona a USART para funcionamento.

(12) - C/D

Entrada que determina se na via de dados se encontra informação de controle (quando em nivel alto) ou se as informações são dados (quando em nivel lógico baixo).

(13) - RD

Leitura de dados. Um nivel lógico baixo nesta entrada instrui o 8251 para encaminhar as informações de dados ou status até a via de dados para que o processador possa ler.

 $(14) - R \times RDY$

Esta salda indica ao processador que o buffer de recepção esta pronto. Normalmente è ligada a estruturas de interrupção.

(1.5) - T X RDY

Transmissão pronta. Sinaliza qual acesso ao lado transmitido está pronto.

ESBREL

Av. Mcl. Fiorisae, 143 S/Lejs

2000 - Pio de Jeraito, PJ

Fono (021) 256-5555



(16) - SYNDET/BRKDET

Detecção de sincronismo/detecção de break. A função SYNDET é usada apenas no modo sincrono. A função BRKDET pode ser usada em ambos os modos (assincrono e sincrono) e referem-se a eventos de comunicação.

(17) - CTS

Limpeza para transmitir. Habilita a USART a transmitir os dados seriais. Este sinal equivale a uma preparação das vias de transmissão.

$(18) - T \times E$

Transmissor vazio. Sinal de salda no qual o processador indica à USART que mais dados podem ser

$(19) - T \times D$

Transmissão de dados. Salda serial dos dados da USART.

(20) - CLK

Pulso de clock. Entrada do sinal de clock destinado a circuito interno de tempo.

(21) - RESET

Esta entrada, quando excitada, força a USART a um modo de paralisação.

(22) - DSR

Dados prontos. Esta entrada pode ser testada pelo processador para informação da via de status.

ESBREL

Av. Mal. Florience, 143 8/Loje
20000 - Mar for France, NJ

Fono (921) 278 Yana



(23) - RTS

Requisição envio. Esta salda é controlada pela palavra de comando. Normalmente usada para requisição de linha de comunicação com modem.

(24) - DTR

Terminal de dados pronto. Saida controlada pela palavra de comando.

 $(25) - R \times C$

Recepção do clock. Sinal de entrada de controle da faixa de recepção serial.

(26) - VCC

+5 volts. Pino de alimentação: +5V.



7.3 WD 1010 - Controlador de disco Winchester

PINAGEM

(12-19) - DØ-D7

Barramento de dados. Oito linhas bidirecionais threestate para transferência de dados, status e comandos.

(6) - RE

Habilitação de leitura. Linha bidirecional threestate. Tem a função de entrada quando o registrador do WD 1010 está sendo lido pela CPU e de saída quando o WD 1010 lê o buffer externo.



(7) - WE

Habilitação de gravação. Linha bidirecional threestate. Tem a função de entrada quando a CPU grava no registrador do WD 1010 e de saida quando o WD 1310 grava no buffer externo.

(9-11) - AØ-A2

Endereçamento. Entradas usadas para selecionar os registradores do WD 1010.

(8) - CS

Habilitação - Entrada. A CPU usa este pino para acessar os registradores do WD 1010.

(3) - INTRQ

Saida ativa sempre que uma operação è completada.

(5) - MR

Master Reset. Entrada de Reset usada para inicializar a lógica do componente.

(1) - BCS

Seleção de buffer. Saida para habilitar um buffer externo durante gravação ou leitura.

(35) - BRDY

Buffer pronto. Entrada qua avisa ao controlador que o buffer de setor está pronto.

(2) - BCR

Reset de contador. Saída que o WD 1010 utiliza para inicializar os contadores nas operações de leitura e gravação.

ESBREL

Av. Mal. Flances, 143 \$/Leja 28960 - No do Avendo, R.J Fone (021) 253-8505



(36) - BDRQ

Requisição do buffer. Saida para requisitar um buffer de setor.

(40) - VCC

Alimentação: +5V.

(20) - VSS

Terra: ØV.



(4) - NC

Não conectado,

(21) - WD

Dados para gravação. Saida de dados seriais com clock MFM para o Winchester.

(25) - WCLK

Clock para gravação. Entrada de 5MHz para operação do WD 1010.

(24) - WG

Habilitação de gravação. Saída para informar ao Winchester se a operação è de leitura (nível \emptyset) ou de gravação (nível 1).

(23) - EARLY / (22) - LATE

Adiantar/atrasar. Sinais de salda usados na prècompensação de gravação para adiantar ou atrasar a informação serial.



(37) - RD

Leitura de dados. Entrada dos dados seriais decodificados pelo separador de dados.

(39) - RCLK

Clock de leitura. Entrada dos pulsos de clock enviados pelo separador de dados para leitura dos mesmos.

(38) - RG

Habilitação de leitura. Saída para informar ao separador de dados que o WD 1010 està pronto para receber os dados serialmente.

(34) - DRUN

Sinalização dos dados. Entrada que informa ao WD 1010 que o preâmbulo no campo de dados acaba de chegar à Control 11.

(27) - STEP

Passo. Salda para comandar a cabeça do Winchester a avançar uma trilha.

(26) - DIR

Direção. Salda que determina qual a direção do movimento da cabeça do Winchester.

(28) - DRDY

Drive pronto. Entrada que indica ao controlador que o drive tem sua velocidade estabilizada (3.600 RPM) e està pronto para realizar transferência de dados.

ESBREL

Av. M.L. Ficce o. 143 2/Leje

20000 - No de Sanciro, AJ

Fena (621) 253-8085



(30) - WF

Falha de gravação. Entrada que indica que houve erro no drive durante uma gravação.

 $(31) - TR\emptyset$

Trilha \emptyset . Entrada que indica ao WD 1010 que a cabeça do drive está posicionada na trilha \emptyset .

(29) - INDEX

îndice. Entrada que è ativa sempre que a marca de indice do disco rigido è encontrada.

(33) - RWC

Redução da corrente de gravação. Saída programada para informar ao drive que deve ser reduzido o fluxo de corrente na cabeça durante a gravação.

(32) - SC

Seek completo. Entrada que indica que a operação de posicionamento da cabeça está completa.

ESBREL

Av. Al., 17 and 183 8/Laja

20060 - R. 4 Archie, DJ

Fono (621) 263-106

7.4 8460

O DP8460 è um separador de dados que efetua a separação dos dados do trem de pulsos que contêm os dados e o clock lidos do W500.

Para separar os dados è necessario que o DP8460 faça a locação de frequência do seu VCO interno com a frequência do trem de pulso entrante. Essa locação deve ocorrer nos dois primeiros bytes do GAP1.

MANUAL TECNICO DO S-700/I

ESBREL
AN ALL EL SANTO, RU
Famo (S. 1) 253-8065



GAPl são os 32 primeiros bits de 0 e l que anunciam o inicio do setor na trilha; o formato do GAPl e o seguinte: 01010101010101010101010101010101.

Após a locação de frequência o separador de dados emite pela saída DSYNC o bit sincronizado com o clock que sai pelo pino read clock. O bit é dirigido para a entrada de dados do registrador de deslocamento interno do controlador de hard disk WD 1010 e o clock por sua vez mobiliza esse bit para a saída de dados desserializados.

(1) - RPG2

Uma vez que o separador de dados pode operar em seis frequências diferentes, essa entrada polariza uma malha de amplificação interna a fim de que a mesma tenha sua resposta em frequência dentro da faixa de frequência do trem de pulso (Data Rate) proveniente da unidade de hard disk. A unidade de medida do trem de pulso è em megabits por segundo, o que em frequência corresponderia em mesma escala a MHz. O valor do resistor acoplado a essa entrada è diretamente proporcional ao Data Rate, de acordo com a seguinte tabela:

RPG2 1600 4700	(OHMS)	DATA RAT 2,0 5,0	E (megabits/seg)
1900 750 300 0		10,0 15,0 20,0 25,0	ESBREL Av. 2011 Alexan, 143 S/Leje 26000 - Ras de Jimbie, 253 Fone (921) 253-8005

(2) - IBSET

Quando o VCO interno do separador de dados está colocando-se em posição no intuito de oscilar na mesma frequência do trem de pulso entrante, o mesmo utiliza uma grande escala de corrente, proveniente de um gerador de corrente chamado Charge Pump. Para o gerador fornecer essa corrente ao VCO, drena corrente das entradas IBSET (pino 2) e IRSET (pino 3); porêm, quando o VCO estiver oscilando na mesma frequência do Data Rate, esse oscilador passa a requerer a metade da corrente utilizada para a locação, refletindo dessa forma que o gerador de corrente passe a fluir eletrons em sua saída com a metade do indice até então requerido.



Assim sendo, o gerador de corrente passa a consumi-la apenas da entrada IRSET (pino 3), ficando a entrada IBSET (pino 2) desacoplada da malha interna de realimentação até que se faça necessária a sua utilização no tocante à eficacia de drenagem de corrente do VCO, quando este estiver em operação de locação de frequência.

(3) - IRSET

Entrada ja explicada na descrição do pino 2.

(4) - CPOUT

A saida do gerador de corrente apresenta essa entrada, a fim de que nela sejam colocados elementos filtrantes que possam filtrar o sinal enviado à entrada de alimentação do VCO interno.

(5 e 6) - VCO C1, C2

Entre essas entradas è colocado um capacitor que define a frequência de operação do VCO interno.

(7) - RVCO


O valor do resistor colocado nessa entrada determina o melhor ponto quiescente de trabalho para o oscilador controlado por tensão (VCO).

·(8) - VCO CLOCK

Esta saida apresenta clocks na mesma frequência de operação do VCO. É usada para manter uma frequência de referência quando o separador de dados trabalha em circuitos de gravação de dados em hard disk.

(9) - P.C.T.

Este pino è a saida de uma lògica "OR" interna comparadora de fase, e pode ser usada para testes na midia do disco da unidade de hard disk.





(10) - ZEROES/ONES

O separador de dados utiliza os dois primeiros bytes do GAPl para situar-se na mesma frequência do trem de pulso codificado em MFM. Ocorre que o separador reconhece apenas os 16 bits Ø ou os 16 bits l do GAPl. Se essa entrada estiver em nível lógico l são reconhecidos os bits Ø do GAPl; caso contrário, isto è, se estiver em nível lógico Ø, são reconhecidos os bits l do GAPl.

(11) - M.C.D.

Quando o separador de dados está lendo e separando o trem de pulso (Data Rate) proveniente do hard disk, pode ocorrer que seja detectada a falta de algum clock de sincronismo no Data Rate. Para suprir a falta desse clock na saida de clock de sincronismo (Read Clock), è enviado automaticamente um clock pela saida Missing Clock Detected.

(12) - GND

Terra.

ESBREL Av. Mal. Floriana, 143 S/Loja 20030 - Rio de Janairo, RJ Fano (821) 263-5005

(13) - SYNC DATA

Após a separação do Data Rate em bit e clock, o bit separado è enviado pela saida Synchronized Data (dado sincronizado) e o clock de sincronismo pela saida Read Clock (clock de leitura), pino 19.

(14) - N.R.Z.

Esta saida apresenta o mesmo Data Rate (codificado em MFM) da entrada de dados, codificado em codigo N.R.Z.

(15) - L.D.

Esta saida fica ativada em nivel lógico Ø mediante locação de frequência e reconhecimento dos niveis lógicos do GAP1. Permanece em nivel lógico Ø até que a entrada Read Gate (pino 16) seja desativada.



(16) - R.G.

A entrada Read Gate, ativa em nivel lógico 1, è usada pelo controlador de hard disk a fim de que o DP8460 seja selecionado para operar no modo de leitura.

(17) - D.D.

Entrada que determina o tempo de atraso para que a ativação da entrada Read Gate (pino 16) seja reconhecida pelo separador de dados. Na Control 11 o atraso è fixo na ordem de 100ns.

(18) - S.P.L.

Esta entrada, quando conectada à saida Lock Detected (pino 15), permite ao separador de dados entrar no modo de leitura de trilhas mais internas (maior densidade) imediatamente após a locação de frequência ter ocorrido.

(19) - R.C.

A saida Read Clock emite um clock de sincronismo a cada bit enviado pela saida Sync Data (pino 13).

(20) - E.D.

Entrada de dados codificados em MFM provenientes da . unidade de hard disk.

(21) - 2F-C

Nessa entrada è depositada a frequência de referência para operação dos circuitos internos do DP8460. Geralmente, e o dobro da frequência da entrada Encoded Data (pino 20). Na Control II a frequência da entrada 2F clock è igual a 10MHz.

ESBREL

Av. Mal. Florisco, 143 S/Leja 2000 - Rio da Janeira, RJ

Fora (021) 253-8009



(22-23) - PG1, PG3

Estas entradas são disponíveis para conexão de elementos filtrantes do circuito interno Pulse Gate. Este circuito permite a passagem de sinais de referência do VCO para o comparador de fase interno.

(24) - VCC

Alimentação de 5V +-5%.



7.5 CRT 8002

O CRT 8002 è um controlador de atributos de video cujas características são as seguintes:

- a) Frequência de trabalho:
 - CRT 8002 A 20MHz
 - CRT 8002 B 15MHz
 - CRT 8002 C 10MHZ

Tempo de acesso: 400ns

- b) Opera com caracteres alfanuméricos e gráficos, ambos com matriz 7 x 11.
- c) Controle de apagamento vertical e horizontal.
- d) Capacidade de armazenamento interno: 128 caracteres.



e) Atributos operacionais:

- Video reverso
- Invisivel
- Piscante
- Sublinhado
- Enfatizado

f) Atributos operacionais de cursor:

- Sublinhado
- Sublinhado piscante
- Video reverso
- Video reverso piscante

ESBREL

4

6

8

Chi

6

6

Q

52

B B B

Av. Med. Fluriane, 143 S/Lsja 25060 - Rio de Jansiro, AJ Fene (021) 253-2605

PINAGEM

(1) - Video Output

Por esta saida è executada a modulação da varredura dos elementos de imagem do cinescópio; corta ou satura os transistores do estágio pre-amplificador de video conforme incandescência ou não do corrente elemento de imagem.

-(2) - LD/SH

Esta entrada seleciona um dos dois registradores internos acoplados à saida serial ou à entrada paralela. Se este pino estiver em nível lógico 0, o registrador de deslocamento serial de saida serializa cada bit a ser enviado à saida Video Output mediante um clock na entrada Video Dot Clock Pulse (pino 3). Se estiver em nível lógico l o registrador de deslocamento paralelo que está acoplado às entradas de dados è habilitado.

(3) - VDC

Entrada para frequência de referência de clock dos registradores de deslocamento da entrada e saída.



(4-11) - AØ-A7

Barramento de endereço usado para selecionar ou endereçar conforme o modo de operação. Veja-os a seguir:

- a) Modo alfanumerico: as vias de AØ a A6 (A7 não importa) são internamente decodificadas a fim de endereçar apenas um entre os 128 caracteres disponiveis.
- b) Modo externo: A0-A7 são usados para introduzir um byte provindo de alguma membria externa (ROM ou RAM) dentro da lógica de atributo do chip.
- c) Modo gráfico largo: AØ-A7 são usados para definir somente um entre os 256 formatos gráficos.
- d) Modo gráfico estreito: AØ-A2 são usados para definir três segmentos de linha.

(12) - VCC

Alimentação de 5V em relação ao terra.



(13-16) - RØ-R3

Estas quatro entradas definem o endereço da linha da matriz do corrente caractere em varredura.

(17) - GND

Terra do circuito interno do controlador.

(18) - ATTBE

Quando esta entrada está em nivel lógico l habilita as seguintes entradas, a fim de serem armazenadas no latch interno do chip durante a transição negativa do pulso da entrada LD/SH (pino 2):

- Video reverso (pino 21)
- Caractere invisivel (pino 22)
- Caractere sublinhado (pino 20)

1

C:

8

C 0

0

E.

0

6

₹¥

50

(i)

6

4

ij

C CV

6



- Caractere enfatizado (pino 19)
- Caractere piscante (pino 24)
- Seleção de modo Ø (pino 26) Seleção de modo l (pino 25)

O carregamento do latch è desabilitado quando este pino està em nivel lògico Ø. Os atributos armazenados permaneçerão carregados até que esta entrada fique em nivel lógico l novamente.

(19) - STKRU

Quando esta entrada estiver em nivel lógico l e a entrada RETBL for igual a zero (pino 28), todas as entradas paralelas do registrador de deslocamento são forçadas em nivel lógico 1, a fim de que toda a linha do caractere ora em varredura seja enfatizada. A separação de caractere enfatizado é modificada pela varredura de video reverso, isto e, os elementos de imagem que se encontram em nivel lógico Ø na matriz do caractere são pigmentados e enfatizados. Usa-se geralmente a lógica XOR para este tipo de operação. Internamente, ha uma ROM para decodificar a contagem de linha em que o caractere enfatizado deve ser modulado, assim como para programar de l ate N linhas que devam ser varridas enfatizadamente.

(20) - VNDLN

Quando esta entrada estiver em nivel lógico l e RETBL for igual a zero (pino 28), todas as entradas paralelas do registrador de deslocamento da saída são forçados em nivel lógico 1, a fim de que toda a linha da matriz do caractere ora em varredura seja segmentada. A diferença entre essa entrada e a STKRV (pino 19) è que geralmente a VNDLN varre apenas a linha inferior da matriz do caractere a fim de que seja mantida incandescente e assim o sublinhe, enquanto na entrada STKRV todas as linhas da matriz do caractere são decodificadas para provocar enfatizamento.

(21) - REVID

Quando esta entrada estiver em nivel lògico Ø e RETBL for igual a zero, o dado contido na lógica de atributos e apresentado diretamente as entradas do registrador de deslocamento da saida.

> ESBREL S/Lsia 20000 Fone (



Quando REVID està em 1, o dado contido na lògica de atributo è invertido e apresentado às entradas paralelas do registrador de deslocamento da salóa. Esta operação inverte toda a linha de varredura de caractere.

(22) - CHABL

Quando esta entrada estiver em nivel lógico 1, todas as entradas do registrador de deslocamento da saída são resetadas para nivel lógico 3, a fim de que uma linha inteira da matriz do caractere ora em varredura seja mantida apagada.

(23) - VSYNV

Esta entrada è usada para fornecer clocks aos divisores de frequência internos que geram as frequências de varredura do caractere piscante. A frequência è dividida por quatro ou trinta para cursor e dividida por oito ou sessenta para caractere.

(24) - BLINK

6

1

9

Quando esta entrada estiver em nivel lógico l, RETBL for igual a zero (pino 28) e também CHABP for igual a zero (pino 22), o caractere piscará conforme a frequência programada. Os caracteres assumem formas piscantes, atribuindo-lhes varredura invisivel em algumas modulações. A frequência de caractere piscante e 1,875Hz.

(25-26) - MSI-MSØ

Estas duas entradas definem os quatro modos de operação do CRT 8002:

- a) Modo alfanumerico
- b) Modo grafico estreito
- c) Modo externo
- d) Modo grafico largo



9 6

9

6



Todos os modos estão descritos na explicação dos pinos 4-11 (AØ-A7).

MSl	MSØ	MODO
1	1	alfanumerico
1	Ø	grafico estreito
Ø	1	modo externo
Ø	Ø	grafico largo


(27) - CURSOR

Quando esta entrada estiver habilitada, um entre os quatro modos de cursores serão ativados.

- Sublinhada
- Sublinhada piscante
- Bloco em video reverso
- Blobo em video reverso piscante

(28) - RETBL

Quando esta entrada estiver em nivel lógico l, as entradas paralelas do registrador de deslocamento da saida incondicionalmente serão resetadas (nivel lógico Ø) e carregadas no registrador no próximo pulso da entrada LD/SH, pino 2.



7.6 DP 835Ø

DP 8350 è um controlador de tubo de raios catódicos cuja função primordial è controlar os sincronismos vertical e horizontal, além de gerenciar a varredura das matrizes dos caracteres a serem modulados.

a) O CRTC apresenta onze vias para controle de interfaceamento e sincronismos:



(23) - D.R.C.

Esta saida è usada em sincronização e interfaceamento do registrador de deslocamento da saida de video.

(18) - L.V.S.R.

Saida ativa em Ø usada para carregamento do registrador de deslocamento da saida de video.

(24) - L.C.G.A.

3

3

È uma saida usada para carregar o latch de endereçamento do gerador de caracteres. O dado para o latch pode vir tanto do buffer de linha (MM5035) quanto da membria de video.

(16) - L.B.C.

Usada para deslocar o contendo do buffer de linha a fim de que seja apresentado o endereço do proximo caractere a ser modulado.

(13) - L.R.L.

È uma saida usada para gerar sinal de clock para os contadores internos do gerador de caracteres.

(6-9) - L.C.O.

Estas quatro saidas são usadas para gerar a seleção de cada linha de caractere, quando o gerador de caractere usado não apresentar contadores internos de seleção.

(10) - C.L.C.

Esta saida è usada para resetar os contadores do gerador de caractere ao final de cada caractere impresso, a fim de prepara-los para novas contagens na varredura do próximo caractere.

ESBREL

Av. Mal. Florina, 143 8/Lejo
2003 - Rio 42 Januara 44

Fono (921) 253-6045

.

0

3

S S

6

0

0

S 16

Ox.

600

200

COPN

(A)

Cit

N.

8

Emp.

6-7

6

(B)

150

C.

195

Crist.

632

6

(%

999

(A)



(12) - L.B.R.E.

Esta saida, quando em nivel lógico l, habilita o registrador de deslocamento externo MM5035 a carregarse internamente com o mesmo dado ora desserializado pelo registrador de deslocamento da saida de video. Essa operação ocorre a fim de que uma linha inteira seja gravada no MM5035 e, se for necessário imprimir a mesma linha de caracteres na linha de video subsequente, o controlador de video faz com que os dados gravados no registrador de deslocamento de oitenta colunas (MM5035) sejam veiculados para o barramento do desserializador da saida de video.

b) Controles para varredura da memoria de video:

 $(25-35) - All-A\emptyset$

Estas doze saidas são usadas para varrer as membrias de video.

(37) - R.A.E.I.

Esta entrada controla os contadores acoplados às saidas AØ-All. Para que a RAM de video possa ser varrida, è necessário que esta entrada esteja em nivel lógico Ø; caso contrário, isto è, em l, teremos que AØ-All estarão em three-state.

(1,38 e 39) - Register Select B, Register Load e Register Select A:

Atravès destas três entradas são realizadas as seleções dos três registradores acessiveis ao usuário, que são:

- Registrador de topo de pagina. Este registrador contem o endereço do primeiro byte a ser impresso no video.
- Registrador de inicio de linha. Este registrador contem o endereço do caractere a ser impresso no inicio de cada linha de video.



- Registrador de cursor. Este registrador contém o endereço onde o cursor deve ser varrido na tela.

A tabela de seleção è a seguinte:

Reg. A	Reg. B	Reg. Load Input	Reg. Acessado
Ø Ø 1 1 X	Ø 1 Ø 1 X	Ø Ø Ø I	Nenhum Topo da pagina Inicio de linha Cursor Nenhum

c) Saidas para controle de video.



(14) - H. SYNC

Saida geradora de pulsos para controle de varredura horizontal dos YOKES horizontais depositados no circuito de controle automático de frequência CAF.

(4) - V. SYNC

Esta saida emite frequências de 50Hz ou 60Hz (conforme o nivel lógico do pino 3) a fim de serem utilizadas no circuito oscilador vertical, que projeta seus púlsos nos YOKES de varredura vertical.

(19) - C.E.

Esta saida serializa quando o cursor deve ser varrido. Sempre que o conteúdo do registrador de endereço do cursor for igual ao endereço apresentado nas saidas AØ-All, esta saida permanece em nivel lógico 1.

(2) - V.B.O.

Esta saida permanece em nivel lògico l durante o retraço de apagamento vertical.

6

6

4

Q?

65

0

O

0

A

6

C

3

Si Es

6

É

4

¢.

C

1



(15) - S.L.

Esta entrada, quando em nivel lógico 0, reseta os registradores de cursor e topo de página, isto è, reseta o controlador para reiniciar o ciclo de varredura analogamente, como se tivesse executado um retraço de apagamento vertical.

(11) - C.G.P.I.

Esta entrada è usada em conjunto com a saida L.B.R.E. (pino 12). Quando C.G.P.I. estiver em nivel lògico Ø, a saida L.B.R.E. assumirà nivel lògico Ø durante a varredura da ultima linha da matriz do corrente caractere. Se a entrada C.G.P.I. estiver em nivel lògico l, a saida L.B.R.E. assumirà nivel lògico Ø durante a varredura da primeira linha da matriz do corrente caractere.

(17) - E.C. / L.R.C.

Esta entrada è usada para testes no controlador de video. Sua finalidade não visa ao envolvimento no processamento normal do controlador.

(21-22) - C.I. X1 e X2

Entradas para conexão de cristais osciladores. A frequência de trabalho do controlador è estipulada pelo valor hertziano do cristal.

(3) - 50/60Hz

A frequência de varredura vertical è discriminada nessa entrada. Se estiver em nivel lògico Ø, a frequência vertical è igual a 50Hz; se em nivel lògico l, a frequência vertical è 60Hz.

d) Alimentação

- 40 VCC: 5V

- 20 GND: terra

ESBREL

Av. Mod. Flancas, 101 8/Leje

28060 - Rio de Juncia, RJ
Fero (521) 263-5205



7.7 MM5Ø35

O MM5035 è um registrador de deslocamento octal de 80 bits utilizado em sistemas periféricos de controle de video. Todas as entradas e saídas são compativeis à família TTL.

As lógicas internas de recirculação de dados e clocks visam a minimizar possíveis lógicas externas no tocante a contadores.


O dispositivo requer apenas uma alimentação de 5V.

O MM5035 pode ser interfaceado diretamente ao controlador de video DP8350.

a) Operação de reciclagem.

A reciclagem è usada para manter os dados no registrador de deslocamento após este ter sido carregado. Enquanto isso ocorre, a entrada Recirculate (pino 1) deve estar em nivel lógico Ø. Quando o carregamento estiver completo, a entrada Recirculate deve ser setada para nivel lógico 1. Esta operação desabilita as entradas de dados (pinos 12-19) e desloca os últimos 8 bits ora desserializados para a primeira célula de memória de registrador, isto é, a reciclagem.

'PINAGEM



(1) - RECIRCULATE

Entrada para reciclagem interna de dados.

(2-9) - OUTPUT 8-1

Saidas de dados que contêm o dado da ultima celula de membria do registrador.



(10) - VSS

Terra.

(11) - CLOCK IN

Entrada de clock responsável pelo deslocamento dos dados contidos nas oitenta colunas de células de membria do registrador.

(12-19) - INPUT 1-8

Entrada de dados responsável pelo carregamento do registrador.

(20) - VDD

Alimentação de 5V.

ESBREL

Av. Mal. Flaridae, 163 S/Leja

20063 - 800 Av. Janaire, RJ

Fono (921) 253-8085

7.8 BR 1941

Este componente atua como um divisor de frequência programavel. E capaz de gerar uma série de frequências (16) a partir de um único cristal oscilador conectado a ele, de acordo com uma seleção entre suas quatro entradas.

(1) - XTAL

Ligação de um dos terminais de um cristal oscilador.

(2) - VCC

Alimentação +5V.



(3) - FR

Saida da frequência gerada a partir da seleção nas entradas receptoras (Rn).

(4-7) - RA,RB,RC e RD

Entradas receptoras para seleção da frequência do pino FR(3). Ver tabela.

(8) - STR

Entrada ativa em nivel 1, carrega o conteúdo das entradas receptoras no registrador de seleção do CI.

(9) - VDD

Alimentação +12V.

(10) - NC

Não conectado.



(11) - GND

Alimentação. Terra.

(12) - STT

Entrada ativa em nivel 1, carrega o conteúdo das entradas transmissoras no registrador de seleção do

(13-16) - TA, TB, TC e TD

Entradas transmissoras para seleção da frequência do pino FT (17). Ver tabela.

Col

Carp.

CIANG

Contract of the second

(1000)

STAKE!

C.



(17) - FT

Saida da frequência gerada a partir da seleção nas entradas transmissoras.

(18) - XTAL2

Ligação de um dos terminais do cristal oscilador.

CRYSTAL FREQUENCY = 5 0688 MHZ

	Transmy/Receive Address			Baud	Theoretical	Actual		Dury	
0	С		A	Rate	16X Clook	16% Clock	Percunt Error	Croe	Dynear
0	0	0	0	50	O B KHLE	0 8KH2	_	50/50	6336
0	0	0	1	75	12	12	-	50/50	1224
0	0	1	0	110	1.76	1.76	_	50.50	2800
0	0	. 1	1	134.5	2.152	2 1523	0 016	50/50	2755
0	1	0	0	150	2.4	2.4	_	50/50	2112
0	•	0	1	300	4.8	4.8	-	50/50	1056
0	1	1	0	600	9.6	9.6	-	50/50	528
0	1	1	,	1200	19.2	192	-	50/50	264
1	0	0	0	1800	20 0	20 0	_	50/50	176
•	٥.	0	1	2000	32.0	32 061	0 253	50'50	150
1	0	1	0	2400	38.4	38 4	_	50/50	132
1	0	1	1	3600	57 6	57 6	_	50'50	84
1	1	0	0	4800	76.8	76 83	_	50/50	66
1	1	0	1	7200	115.2	115.2	- 12 T	50.50	4
1	1	1	0	9600	1536	1536		44.52	- 12
1	1	1	1	19.200	307.2	316.8	3.125	50:50	16

BR1941-00

7.9 FDC 1793

O FDC-1793 è um controlador de drives de 5 1/4" ou de 8" que efetua as funções de movimentação da cabeça do drive, gravação e leitura de dados com verificação (CRC), podendo operar nos modos de simples ou dupla densidade.

ESBREL Av. Mal. Florisno, 143 S/Loja 20000 - Rio de Juneiro, NJ

Feno (021) 253-8085



Descrição da pinagem:

1 - NC

Não conectado. Internamente, este pino esta ligado ao substrato do chip e deve ser deixado desconectado.

2 - WE (Write Enable)

Um nivel lógico baixo nesta entrada faz com que o FDC efetue a leitura dos dados contidos no barramento, desde que CS seja igual a zero.

3 - CS (Chip Select)

Um nivel lógico baixo nesta entrada habilita o FDC 1793.

4 - RE (Read Enable)

Um nivel lógico baixo nesta entrada faz com que o dado contido no registrador selecionado por AØ e Al seja colocado no barramento de dados.

5,6 - AØ-Al (Register Select Lines)

Estas entradas selecionam os diversos registradores internos do FDC para entrada/salda de dados, controladas pelos sinais RE e WE de acordo com a

AØ Ø 1 Ø 1	registro registro	de de	trilha setor	registro registro	de de	trilha setor
	Ø 1	0 registro 1 registro 0 registro	0 registro de 1 registro de 0 registro de	0 registro de status 1 registro de trilha	registro de status registro registro de trilha registro de registro registro	0 registro de status registro de registro de trilha registro de re

$7-14 - D\emptyset$ a D7 (Linhas de acesso de dados)

São oito linhas bidirecionais usadas para receber e transmitir dados, controle e status do FDC.

ESBREL

MANUAL TECNICO DO S-700/I

7-33

Av. Mal. Fleriane, 143 8/Laje 20009 - Rio de Jacaso Rá Fono (021) 253-800

Contract of the second

Carrie

Carlo

Contract of the second

Carle.

Carrier Co

Constant of the last of the la

Carle



15 - STEP

Pulso de passo para o step-motor do drive. Para cada pulso o cabeçote do drive desloca-se uma trilha.

16 - DIRC (Direction)

Indica a direção de deslocamento do step-motor do drive. Se zero, este se deslocara da trilha Ø para a trilha 40.

17 - EARLY

Quando ativo em nivel lógico alto, este sinal indica que o dado a ser gravado deve ser adiantado para precompensação de gravação.

18 - LATE

Quando ativo em nivel lógico alto, este sinal indica que o dado a ser gravado deve ser atrasado para prècompensação de gravação.

19 - MR (Master Reset)


Um nivel baixo nesta entrada reseta o FDC 1793, gravando 03H no registro de comando. Quando MR volta a l é executado um comando de Restore (o cabeçote do drive vai para a trilha zero) e é carregado 01H no registrador de setor.

20 - GND (Ground)

Terra.

21 - VCC

+5V



the state of the s



22 - TEST

Esta entrada è usada para testes gerais e deve ser ligada aos +5V.

23 - HLT (Head Load Timing)

Este sinal è utilizado para reconhecer quando a cabeça de leitura/gravação está em contato com o disco. E ativa em nivel lógico alto.

24 - CLK (CLOCK) Entrada de clock do FDC

Alèm do clock, esta entrada também indica qual o tipo de drive que está sendo usado pela frequência de operação (2MHz - 8"; 1MHz - 5 1/4").

25 - RG (Read Gate)

Um sinal alto nesta saida indica ao circuito separador de dados que um campo de "zeros" ou "uns" foi encontrado e utilizado para sincronização.

26 - RCLK (Read Clock)

Um clock de onda quadrada derivado do sinal de leitura deve ser aplicado nesta entrada. A fase entre este sinal e o sinal Raw Read è importante para a leitura.

27 - Raw Read

Os dados lidos do disco vêm diretamente para esta entrada. O sinal deve possuir uma transição negativa (de l para 0) para cada transição de fluxo gravada.

28 - HLD (Head Load)

Este sinal controla o atracamento do solendide do drive para posicionar a cabeça de leitura/gravação sobre o disco. É ativo em nivel lógico alto.

ESBREL

Av. Mal. Flantano, 1-3 C/Laja

2000 - Rie da Janzire, RJ

Fone (523) 2011 1912

The second secon

100

E mil

COLUM

Cars.

6 3 C

C. FOR

200

Om Om

() o

() () () ()

فتنس

On On On

Œ.

(1)

-

(and

Winds

1

100

Commen

Chr.

Care

De la

000

The state of the s



29 - TG43 (Track Greater Then 43)

Este sinal serve para indicar que a cabeça de leitura/gravação ultrapassou a trilha 43 e que deve ser iniciado o processo de pre-compensação de gravação.

30 - WG (Write Gate)

Sinal de saida, ativo em nivel lógico alto, serve para indicar ao drive que serão gravados dados.

31 - WD (Write Data)

Pino por onde os dados saem serializados e com pulsos de sincronismo.

32 - READY

Entrada quando em nivel lógico alto que indica que o drive està pronto para operações de leitura/escritura. Caso esteja em nivel baixo e seja tentada uma leitura ou gravação de dados, o FDC gera um pedido de interrupção à CPU.

33 - WF (Write Fault)

Este è um sinal bidirecional que tem como função indicar erro de gravação no disco e habilitar o circuito separador de dados. Quando WG for igual a 1, WF funciona como entrada. Se nesse momento WF for forçado a zero, todas as operações de escrita serão imediatamente terminadas. Quando WG for igual a zero, WF funciona como saída. Este sinal irá a nivel lógico baixo durante uma operação de leitura, após HLT terido a 1.

34 - TR00 (Track 00)

Esta entrada informa ao FDC que a cabeça de leitura/gravação do drive esta posicionada na trilha zero.

ESBREL

Av. Mal. Floriana, 143 8/Leja

2020 - Rio de Landon BJ

Fano (221) 222-2007



35 - IP (Index Pulse)

Esta entrada informa ao FDC que foi encontrado o furo de index do disco.

36 - WPRT (Write Protected)

Esta entrada è testada sempre que um comando de gravação è recebido. Se seu valor for zero, è interrompido o comando e setado o bit de "proteção contra gravação" do byte de status.

37 - DDEN (Double Density)

Esta entrada faz a seleção entre os modos de simples e dupla densidade. Se DDEN for igual a zero, é selecionado o modo dupla densidade.

38 - DRQ (Data Request)

Esta saida indica que o registrador de dados contem dados prontos para a leitura ou que o registrador está vazio durante operações de gravação de dados. Deve ser usado um resistor de pull-up de 10K nesta saida.

Obs.: Saida do tipo "coletor aberto".

39 - INTRQ (Interrupt Request)

Esta saida è setada após o termino ou finalização de qualquer operação e resetada durante a introdução de um novo comando ou quando o registrador de status è lido. Deve ser ligado um resistor de pull-up de 10K nessa saida.

Obs.: Saida do tipo "coletor aberto".

40 - VDD

+12V.

ESBREL

Ay. Mail. Floriane, 143 S/Leja 20000 - Rio de Janeiro, RJ

A CONTRACTOR OF THE PARTY OF TH

Fene (021) 253-8005

(Party

Cons

Carried States

Contract of the last

Con Sp

CHILD .

Contract of the last of the la

1000

Contract of the second

Carlo

Contract of the second

Quite I

Carlo B

Winds.

60°

6-10-

6°



7.10 PPI 8255

O circuito integrado 8255 è uma interface paralela programàvel. Sua utilização visa principalmente a transferências paralelas de dados, alèm de possibilitar controles de hardware e leitura de status do mesmo.

E formado por quatro barramentos distintos:

- Barramento octal bidirecional de dados por onde a CPU comunica-se com as demais portas (barramentos).
- Porta A. Barramento formado por oito vias bidirecionais. Pode trabalhar como entrada ou saída, dependendo da programação da PPI. Quando trabalha como saída, tem a propriedade de deixar gravado no barramento da porta (PAØ-PA7) o byte enviado pela CPU, até que esta acesse essa mesma porta e mude os níveis lógicos das vias em questão. Pelo fato dessa porta ter como saída um latch octal, mesmo que o CS (pino 6) seja desativado os dados presentes na porta continuam imutáveis, até que a mesma seja acessada.
- Porta B. Merece os mesmos conceitos da porta A; contudo, suas vias recebem a seguinte nomenclatura: PBØ-PB7.
- Porta C. Idem porta A para PC0-PC7.

A PPI pode trabalhar em três modos diferentes.

- Modo Ø. As portas A, B e C podem ser entradas ou saidas. Note que se alguma porta for entrada, não implica que as outras duas devam ser também; o mesmo se aplica caso alguma seja saida, isto è, cada porta pode assumir entrada ou saida independentemente da forma de trabalho das demais portas.
- Modo l. As portas A e B podem ser usadas como entrada ou saida e a porta C para controle e leitura do hardware.
- Modo 2. A porta A è usada como entrada ou saida, a porta C para controle e leitura do hardware e a porta B não è usada.



Para a CPU acessar as portas existem quatro pinos disponíveis, dos quais dois (Al e AØ) selecionam a porta e os outros dois (WR e RD) indicam o direcionamento do fluxo de dados, isto è, se vai ser transferido do barramento de dados para a porta selecionada (WR ativado) ou da porta selecionada para o barramento de dados (RD ativado).

Veja a tabela de seleção e direcionamento:


CS Al AØ RD WR

1	x	x	x	x	Barramento de dados (DØ-D7) em three-state
Ø	Ø	Ø	Ø	1	Porta A para o barramento de dados
Ø	Ø	1	Ø	1	Porta B para o barramento de dados
Ø	1	Ø	Ø	1	Porta C para o barramento de dados
Ø	1	1	Ø	1	Condição invalida
Ø	Ø	Ø	1	Ø	Barramento de dados para porta A
Ø	Ø	1	1	Ø	Barramento de dados para porta B
Ø	1	Ø	1	Ø	Barramento de dados para porta C
Ø	1	1	1	Ø	Barramento de dados para a porta do registrador de controle

A seleção do registrador de controle è realizada em função da programação da PPI. O byte enviado a esse registrador recebe o nome de "Palavra de Controle" e cada bit determina uma condição de operação do 8255:

D7

Na porta C existe um flag de interrupção. Este, assim como o da CPU Z80, só e' ativado quando setado em nivel lógico 1.



-

6

Contraction of the Contraction o

OF OF

CAN COM



D6 e D5

Estes 2 bits definem em qual modo operarà a PPI; tal definição se faz da seguinte forma:

D6	D5	MODO	DE	OPERAÇÃO
Ø	Ø	modo	Ø	
Ø	1	modo	1	
1	Ø	modo	2	
1	1	modo	3	

D4

D2

porta A serà saida
porta A serà entrada

porta B serà saida
porta A serà entrada

D3

Ø PC4-PC7 sera saida

1 PC4-PC7 serà entrada

porta B operarà no modo Ø porta B operarà no modo 1

porta B serà saida
porta B serà entrada

DØ

Ø PCØ-PC3 serå saida
1 PCØ-PC3 serå entrada



PINAGEM

(4-1/40-37) PA0-PA7

Porta A.

(5) RD

Entrada ativa em \emptyset , que indica direcionamento da porta selecionada para o barramento de dados (D \emptyset -D7).

(6) CS

Entrada ativa em Ø responsavel pela habilitação da PPI. Quando desativada, a entrada de dados fica em three-state.

(7) GND

Terra.

 $(8 e 9) Al e A\emptyset$

Entradas de seleção das portas.

· (14-17/13-10): PC0PC7

Porta C.

(18-25) PBØ-PB7

Porta B.

(26) VCC

Alimentação de 5V.





(34-27) DØ-D7

Barramento de dados. '

(35) RESET

Entrada ativa em nivel lógico l. Quando ativada, todos os registros internos são zerados e as portas assumem forma de entrada.

(36) WR

Entrada ativa em nivel lógico Ø. Direciona o barramento de dados para a porta selecionada.





8. TESTES

Os programas destinados para teste do Sistema 700 permite a verificação dos bancos de membria, unidades de disco, teclado, portas seriais de comunicação e alinhamento da imagem do video.

- DSK7ØØD:

Testa o banco de membria e a unidade de disco

- TECL700D:

Através da digitação de cada tecla executa-se um teste de todas as teclas.

- VID700D:

Apresenta figuras no video para referência no alinhamento da imagem.

- HARD700:

Executa testes de exercício no disco rigido.

- PORT700D:

Atravès de um conector interligando as portas de comunicação principal e auxiliar executa o exercício de comunicação.

- TRANS 700:

Programa de utilização no preparo do transporte do disco rigido.

ESBREL

Av. Mal. Flactore, 143 S/Leja

20060 - Ris de Jacoba, RJ

Fano (021) 253-253



9. CONFIGURAÇÃO E AJUSTES

Alguns ajustes do tipo tensão, linearidade do video, corrente de gravação dos drives e seleção da configuração do sistema são tópicos citados nesta seção, visando a um melhor envolvimento entre o sistema e seu atendimento em campo.

- Ajuste da tensão da fonte (FT 36).

Nà placa FT36 encontramos quatro trimpots para ajuste das tensões cujos pontos de teste podem ser na barra sindal, presa na carcaça da fonte ou no cabo CN1 e CN2 da placa P21.

Os trimpots deverão ser ajustados para obtenção dos valores nominais descritos na tabela abaixo. Tal procedimento requer um voltimetro DC digital e uma chave de fenda pequena.

TRIMPOT	TENSÕES/CORRENTES	BARRA SINDAL	CONECTOR
TPl	+12V/1,5A (RS232/ VIDEO)	PINO 8	CN1-3
TP2 TP3 TP4 S/AJUSTE	+12V/4A (DRIVES) +5V/3,5A (CPU) +5V/2,5A (DRIVES) -12V/250NA (RS232)	PINO 10 PINO 06 PINO 10 PINO 4	CN2-1 CN1-4 CN2-4 CN1-2

.- Seleção da configuração do sistema (P21).

O dip switch SWl localizado na placa P2l configura o numero de unidades de disco acopladas no sistema como sendo:

CHAVES	POSIÇÃO	CONFIGURAÇÃO
1 2 3 4 5	ON/OFF OFF OFF OFF	FLOPPY-DISK F/S-F/D WINCHESTER 10MB TERMINAL WINCHESTER 5MB WINCHESTER 15MB
		•

10ppy-disk,

Obs.: Quando o sistema possuir apenas floppy-disk, as chaves de 2 até 5 deverão estar na posição ON.

Care

GALL

Carlo

خس مسی مسی

Grand.

OF STATE

3

Carlo .

ا همین د همین



- Ajuste da unidade de disco D500.

Dois ajustes podem ser feitos normalmente em campo na unidade de disco D500, alem das verificações de conexão e limpeza de praxe.

Para o ajuste da corrente de gravação utilizaremos um voltimetro DC digital e uma chave de fenda pequena, dentro dos seguintes procedimentos:

- Selecionar a chave 3 do dip switch em ON, localizado na posição lG.
- 2) Retirar o banco de resistor, terminator (resistor pack) do soquete 1F, lembrando que o pino 1 deste è conectado de maneira inversa aos demais CIs da placa.
- 3) Jumpear os pinos 7 e 8 do soquete 1F.
- 4) Meça a tensão sobre o resistor R12 através de um voltimetro DC digital. Verifique a tensão nominal, segundo o valor do resistor.

82 ohms 0,32V 2,70 ohms 1,07V 511 ohms 2,02V

5) Caso a tensão sobre o resistor R12 não estiver conforme tabela acima, ajuste o trimpot R23 para o valor nominal desejado.





O segundo ajuste è o da velocidade de rotação do disco, que deve ser de 300 RPM. È realizado através do efeito 'estroboscópico na polia de rotação do disco, onde se encontram duas coroas destinadas à frequência da rede de 60Hz e 50Hz.

Se a velocidade de rotação não estiver correta, correspondente a uma não-estabilização ou "parada" dos traços na polia, deve-se seguir o seguinte procedimento:

- Inserir o disco no drive a ser ajustado e acessá-lo.
- 2) Verifique o efeito estroboscópico na polia de rotação.
- 3) Varie o trimpot R38, de 50Kohms, se necessario, atè a "parada" dos traços da polia.




Carl.

Cardon Co


CO THE




PADRÃO PARA AJUSTE DE VELOCIDADE:




- EFEITO ESTROBOSCÓPICO PARA REDE 60 Hz - EFEITO ESTROBOSCÓPICO PARA REDE 50 Hz



- 1 MT
- 2-DS3
- 3-MUX
- 4-DS2
- 5 DS1
- 6-DSØ 7-HL
- 8 NÃO CONECTADO







ESBREL

Av. Mod. Florieno, 140 S/Loje
20000 - 60v de disebe, RJ

Fono (321) de disebe, RJ



VT-Ø3

TPl Linearidade vertical

TP2 Frequência vertical

TP3 Altura

TP4 R (não utilizado)

TP5 G (sinal de luminância)

I (não utilizado) B (não utilizado) TP6

TP7

TP8 Grade 1

TP9 Grade 2

TPlØ Fase (posição horizontal)

TPll Frequência horizontal



Circles . Charly:

These.

STA

Cont.

(B) Capitalian. Cont.

The said

Grant .

(D)

STAGE.

Thistin

الماؤكم للماويج

E (Same (Contraction) S. 1850 Carlo

Carlot and Carrie . Cora

ST. FERT

Chil

C. . . C. Sign Charles .

(Frith

Franks.

STATE OF THE PARTY

Carolina . (Carrie (Ball

Cara Car

Cara. المنافقة المنافقة 2000

() X 2 2

THE THE

22 (Tare)

Contie CV Con post 1

السرائع E TOP

Ajustes

- 1) A frequência horizontal (15600Hz) deve ser ajustada em TPll atè que a imagem pare de "rodar" horizontalmente na tela. Este ajuste è realizado com a placa fria e comprovado com a placa quente.
- 2) A posição horizontal da imagem è ajustada em TP10 atè que esta fique centralizada horizontalmente na tela. Em nenhuma posição de ajuste de TPl \emptyset a imagem pode "rodar". Se isto acontecer, refaça o ajuste anterior. Este ajuste è feito a frio e comprovado a quente.
- 3) A alimentação da grade 2 deve ser de 300V. Esta tensão è ajustada em TP9 e medida no pino o cursor deste trimpot.
- 4) A alimentação da grade 1 è ajustada em TP8, diminuindo seu potencial até que o retraço desapareça da tela. Deve ser feito a frio.
 - ATENÇÃO: O cinescópio responde muito lentamente a este ajuste.



- 5) O brilho da imagem è ajustado em TP5. Devemos deixar o controle externo na posição de maior brilho e ajustar em TP5 para a condição de maior brilho da imagem sem "borrar".
- 6) A frequência vertical (60Hz) è ajustada em TP2 atè que a imagem pare de "rodar" verticalmente na tela.
- 7) O ajuste da altura da imagem è feito em TP3, variando seu tamanho vertical.
- 8) No trimpot TPl è ajustada a linearidade vertical da imagem para que os caracteres de todas as linhas da tela tenham o mesmo tamanho na vertical.
- 9) A linearidade horizontal è ajustada no indutor variàvel Ll.
- 10) A largura horizontal da imagem e, por sua vez, ajustada no indutor variavel L2.





10. LISTAGEM DE COMPONENTES


PLACA FT36 - CODIGO 984053

TOPOL	CÓDIGO	DESCRIÇÃO COMPANDA CO
CI1 A CI4	002054	CI LIN L296
SCR	005017	TIRISTOR TIC 26 A
D1-D2	005013	DIODO DESTE DOSCO
D3 A D6	005087	DIODO RETIF. R250D
D7	005086	DIODO RETIF. V5K 540
D8-D9	005038	DIODO RETIF. 5K4FI 101
Cl	006162	DIODO SIN 1N41448
C2-C6		CAP.10KPF X 550V+-20%DISCO
C7-C10	006502	330mFX500V ELETR RAD SERIE SIG
C11-C14	006149	CAP.4,/mFX15V, ELETR.RAD
C15-C14	006368	CAP.33KPF X 250V, POL.METAL
	006503	CAP. 470 pFX100V, DISCO +-20% V5F
CI19-C26 C27	006486	CAP.4/UMEXIOV, ELETR, RAD
	006446	CAP.470mFX40, ELETR, RAD
C28	006107	CAP.470pFX100V DISCO +-108
C37	006488	CAP.2.2KpFX100V DISCO +-10%
Rl	007145	RES.6K8 X 1/3 CARVAO 5%
R2	007362	RES.100 X 5W
R3	007104	RES.15K X 1/3W CARVAO 5%
R4	007041	RES.4K7X1/3W CARVAO 5%
R5	ØØ7362	RES.100 X 5W FIO
R6	007104	RES.15K X 1/3W CARVAO 5%
R7	007041	RES. 4K7 X 1/3W CARVAO 5%
R8	007362	RES.100-X 5W FIO 5%
R9	007104	RES.15K X 1/3W CARVAO 5%
RlØ	007041	RES.4K7 X 1/3W
Rll	ØØ7362	RES.100 X 5W
R12	007104	RES.15K X 1/3W
R13	007041	RES.4K7 X 1/3W
R14	007362	RES.100 X 5W
R15	007362	RES.100 X 5W
R16-R17	007133	RES.33 X 5W
TP1-TP2	010504	TPIMPOT 1 GV VERMICAL TOTAL
TP3-TP4	007577	TRIMPOT 10K VERTICAL REF.23064492 TRIMPOT 2K2 VERTICAL
L1-L3	011105	BOBINA 220mH/4A
L4	Ø11102	
FV1	Ø16Ø29	TRAFO 1-12V
PFl	021002	FUSIVEL 6A SEM RETARDO
	030268	PORTA FUSIVEL
	984061	PCI FT36
	984059	CONJ.CRØ4
	984060	CABO CF02
	984063	CABO CFØ3
	704003	CABO DE ATERRAMENTO FT36



PLACA PTL15 - CODIGO 984051

TOPOL	CODIGO '	DESCRIÇÃO
CIL	001216	CI TTL 74LS26
CI2	002004	CI LM 339
CI3	002004	CI LM 339
CI4	001079	CI TTL 74LS373
CI5	001213	CI TTL 74LS26
CI6	ØØ1Ø33	CI TTL 74LS02
CI7	001216	CI TTL 74LS26
CI8	003085	CI 8035
CI9	003034	CI 2716 ',
CIlØ	001079	CI TTL 74LS373
CILL	001027	CI TTL 7407
C1-C7	006014	CAP.Ø, lmFX25V -20% +80% DISCO
C8-C9	006167	CAP.20pfx500v -20% +80% DISCO
C10-C13	006014	CAP.0,1mFx25v -20% +80% DISCO
C14	006110	CAP.4700pFX25V PLATE
C15-C16	006030	CAP.1000mFX16V -10% +100% ELETR.
R1-R4	007037	RES.2K7 X 1/3W CARVAO 5%
R5	007041	RES.4K7 X 1/3W CARVAO 5%
R6	007030	RES.1K2 X 1/3W CARVAO 5%
R7-R14	007149	RES.470K X 1/3W CARVAO 5%
R15-R22	007041	RES.4K7 X 1/3W CARVAO 5%
R23-R3Ø	007037	RES.2K7 X 1/3W CARVAO 5%
R31	007046	RES.10K X 1/3W CARVAO 5%
R32-R33	007039	RES.3K3 X 1/3W CARVAO 5%
R34	007013	RES.220 X 1/3W CARVAO 5%
R35	007039	RES.3K3 X 1/3W CARVAO 5%
R36-R37	007046	RES.10K X 1/3W CARVAO 5%
R38	007041	RES.4K7 X 1/3W CARVAO 5%
SQl	010206	SOQUETE 40 PINOS CONTACTO REDONDO
	010207	SOQUETE 24 PINOS CONTACTO REDONDO
CN1	010533	CONECTOR 11P REF.50461143
CN2	Ø1Ø396	CONECTOR 2P TIPO BARRA DE PINOS
XTAL1	015014	CRISTAL 6MHZ
Ll	008002	LED VERMELHO
	027021	PARAFUSO CAB.CIL.DIN84 M3.0X6.0
	028000	PORCA SEXTAVADA SIM934 M30
i j	010109	LINGUETA 040 X 45 SIMPLES (AMP)
PCl	030267	PCI PTL 15 REV.0
	984050	CABO TECLADO



Con Con Carrie Will see The state of the s South Property of Carried . Carrie . Contract in -The same Contract of Chillian . Chief. Chile . Contract of the second A STATE OF Company of the last of the las Contract to China China 6 (B) (Park (Figure C. P

> er er

-



PLACA P21 VER.IV-CODIGO 984078

C19 A C46 C48 A C51 C48 A C51 C53 A C56 C68 C61 A C78 C61 A C78 C62 A C66 C63 A C66 C64 A C61 C65 A C66 C64 A C67 C65 A C66 C65 A C66 C66 A C67 C68 A C66 C68 A C68 C69 A C66 C68 A C68 C69 A C68 C60 A C68 C6	TOPOL	CODIGO	DESCRIÇÃO
C53 A C56 006014 CAP.100000 PF X 25V C61 A C78 006014 CAP.100000 PF X 25V C81 A C82 006014 CAP.100000 PF X 25V C84 006014 CAP.100000 PF X 25V C86 006014 CAP.100000 PF X 25V C88 006014 CAP.100000 PF X 25V C90 006014 CAP.100000 PF X 25V C92 A C96 006014 CAP.100000 PF X 25V C98 A C101 006014 CAP.100000 PF X 25V C103 006014 CAP.100000 PF X 25V C106 006014 CAP.100000 PF X 25V C108 006014 CAP.100000 PF X 25V C108 006014 CAP.100000 PF X 25V C109 006016 CAP.133 PF X 25V C59 006016 CAP.133 PF X 25V C01 006017 CAP.100000 PF X 25V C01 <td< td=""><td></td><td></td><td></td></td<>			
C58 C61 A C78 C61 A C78 C61 A C78 C66 C614 CAP.100000 PF X 25V C84 C85 CAP.100000 PF X 25V C86 C66 C86 C614 CAP.100000 PF X 25V C86 C67 C88 C66 C614 CAP.100000 PF X 25V C86 C67 C88 C66 C614 CAP.100000 PF X 25V C87 C88 C67 C88 C67 C88 C79			
C61 A C78			
C81 A C82			
C84 C86 C86 C86 C86 C87 C87 C87 C88 C88 C88 C88 C89 C89 C89 C99 C99 C99			
C886 006014 CAP.100000 PF X 25V C99 006014 CAP.100000 PF X 25V C92 A C96 006014 CAP.100000 PF X 25V C98 A C101 006014 CAP.100000 PF X 25V C103 006014 CAP.100000 PF X 25V C106 006014 CAP.100000 PF X 25V C108 006014 CAP.100000 PF X 25V C108 006014 CAP.100000 PF X 25V C1010 A C116 006014 CAP.100000 PF X 25V C104 006016 CAP.33 PF X 25V C104 006016 CAP.33 PF X 25V C107 006016 CAP.33 PF X 25V C01 006016 CAP.33 PF X 25V C01 006015 CAP.100 UF X 25V C52 006123 ****************************** C69 006150 CAP.10000 PF X 25V C109 006174 CAP.220 UF X 25V C47 006174 CAP.220 UF X 25V C79 006174 CAP.220 UF X 25V C80 006179 CAP.10 PF X 25V			
C88 006014 CAP.100000 PF X 25V C90 006014 CAP.100000 PF X 25V C98 A C101 006014 CAP.100000 PF X 25V C103 006014 CAP.100000 PF X 25V C106 006014 CAP.100000 PF X 25V C108 006014 CAP.100000 PF X 25V C108 006014 CAP.100000 PF X 25V C108 006016 CAP.100000 PF X 25V C109 006016 CAP.100000 PF X 25V C104 006016 CAP.33 PF X 25V C104 006016 CAP.33 PF X 25V C107 006016 CAP.33 PF X 25V C59 006123 ************************************			
C990 006014 CAP.100000 PF X 25V C98 A C101 006014 CAP.100000 PF X 25V C103 006014 CAP.100000 PF X 25V C106 006014 CAP.100000 PF X 25V C108 006014 CAP.100000 PF X 25V C110 A C116 006014 CAP.100000 PF X 25V C110 A C116 006016 CAP.133 PF X 25V C104 006016 CAP.33 PF X 25V C107 006016 CAP.33 PF X 25V C01 006174 CAP.100 UF X 25V C109 006150 CAP.100 UF X 25V C27 006174 CAP.220 UF X 25V C27 C29 006174 CAP.220 UF X 25V<			
C92 A C96 006014 CAP.100000 PF X 25V C103 006014 CAP.100000 PF X 25V C106 006014 CAP.100000 PF X 25V C108 006014 CAP.100000 PF X 25V C108 006014 CAP.100000 PF X 25V C109 006016 CAP.100000 PF X 25V C59 006016 CAP.33 PF X 25V C104 006016 CAP.33 PF X 25V C107 006016 CAP.33 PF X 25V C01 006095 CAP.100 uF X 25V C52 006150 CAP.100 uF X 25V C109 006150 CAP.100 uF X 25V C109 006154 CAP.220 uF X 25V C47 006174 CAP.220 uF X 25V C47 006174 CAP.220 uF X 25V C79 006174 CAP.220 uF X 25V C80 006174 CAP.220 uF X 25V C97 006174 CAP.220 uF X 25V C97 006179 CAP.10 PF X 25V C102 006179 CAP.10 PF X 25V C97 006179	C90		
C98 A C101	C92 A C96	006014	
C103 C106 C108 C108 O06014 CAP.100000 PF X 25V C108 O06014 CAP.100000 PF X 25V C110 A C116 O06016 CAP.100000 PF X 25V C104 C59 C104 C09 C107 C0107 C0107 C0107 C011 C0109 C011 C011		006014	
C106 C108 C108 C108 C006014 CAP.100000 PF X 25V C110 A C116 C006014 CAP.100000 PF X 25V C104 CAP.33 PF X 25V C107 C01 C01 C02 C01 C03 C04 C059 C06016 CAP.33 PF X 25V C01 C01 C059 C06016 CAP.33 PF X 25V C01 C01 C06016 CAP.33 PF X 25V C01 C01 C06016 CAP.33 PF X 25V C01 C01 C060123 CAP.100 UF X 25V C09 C109 C06150 CAP.100 UF X 25V C109 C061613 CAP.100 UF X 25V C08 C097 C006174 CAP.220 UF X 25V C07 C09 C06174 CAP.220 UF X 25V C097 C006174 CAP.220 UF X 25V C097 C006174 CAP.220 UF X 25V C097 C006174 CAP.220 UF X 25V C097 C006179 CAP.10 PF X 25V C102 C006179 CAP.10 PF X 25V C102 C006179 CAP.10 PF X 25V C105 C006179 CAP.10 PF X 25V C105 C006179 CAP.10 PF X 25V C107 C07 C08 C07 C09		006014	
C108 C110 A C116 C110 A C116 C106014 CAP.100000 PF X 25V C104 C104 C107 C107 C106016 CAP.33 PF X 25V C107 C101 C107 C106016 CAP.33 PF X 25V C107 C108 C109 C109 C109 C109 C109 C109 C109 C109			
C59			CAP.100000 PF X 25V
C104 C107 C107 C006016 CAP.33 PF X 25V C01 C01 C06095 CAP.100 uF X 25V C52 C06150 CAP.100 uF X 25V C69 C109 C109 C109 C109 C109 C109 C109 C10			
C107 C01 C01 C01 C060 C06			
CØ1 C52 C52 C652 C652 C661 C661 C661 C661 C661 C661 C661 C66			
C52			
C09			
C109 006155 CAP.100000 PF X 25V C08 006174 CAP.220 UF X 25V C47 006174 CAP.220 UF X 25V C79 006174 CAP.220 UF X 25V C80 006174 CAP.220 UF X 25V C80 006174 CAP.220 UF X 25V C97 006174 CAP.220 UF X 25V C97 006179 CAP.10 PF X 25V C57 006179 CAP.10 PF X 25V C102 006179 CAP.10 PF X 25V C103 006281 CAP.2700 PF X 100V R04 A R6 007009 RES.100 R X 1/3W R11 007009 RES.100 R X 1/3W R12 007009 RES.100 R X 1/3W R14 007013 RES.220 R X 1/3W R14 007013 RES.220 R X 1/3W R22 A R25 007021 RES.470 R X 1/3W R22 A R25 007021 RES.470 R X 1/3W R21 007030 RES.1200 R X 1/3W R22 A R25 007031 RES.220 R X 1/3W R25 R27 007046 RES.1000 R X 1/3W R26 007035 RES.2200 R X 1/3W R27 007046 RES.10000 R X 1/3W R28 R07 007046 RES.10000 R X 1/3W			
C08			
C47 C79 ØØ6174 CAP.22Ø UF X 25V C79 ØØ6174 CAP.22Ø UF X 25V C8Ø ØØ6174 CAP.22Ø UF X 25V C97 ØØ6174 CAP.22Ø UF X 25V C97 ØØ6174 CAP.22Ø UF X 25V C57 ØØ6179 CAP.1Ø PF X 25V C1Ø2 ØØ6179 CAP.1Ø PF X 25V C1Ø5 ØØ6179 CAP.1Ø PF X 25V C03 ØØ6179 CAP.1Ø PF X 25V C03 ØØ6281 CAP.27ØØ PF X 1ØØV RØ4 A R6 ØØ70Ø9 RES.1ØØ R X 1/3W R11 ØØ70Ø9 RES.1ØØ R X 1/3W R12 ØØ70Ø9 RES.1ØØ R X 1/3W R14 ØØ7013 RES.22Ø R X 1/3W R09 A R10 ØØ7021 RES.47Ø R X 1/3W R22 A R25 ØØ7021 RES.47Ø R X 1/3W R13 ØØ7030 RES.12ØØ R X 1/3W R21 ØØ7030 RES.12ØØ R X 1/3W R26 ØØ7035 RES.12ØØ R X 1/3W R26 ØØ7035 RES.22ØØ R X 1/3W R27 ØØ7041 RES.47ØØ R X 1/3W R28 R27 ØØ7041 RES.47ØØ R X 1/3W R29 ØØ7046 RES.10ØØØ R X 1/3W R27 ØØ7046 RES.10ØØØ R X 1/3W R07 R02 ØØ7046 RES.10ØØØ R X 1/3W R07 R07 ØØ7046 RES.10ØØØ R X 1/3W R07 R08 R07 ØØ7046 RES.10ØØØ R X 1/3W R07 R097 R097 RES.PACK 1ØK RPØ7 RPØ7 RPØ7 RES.PACK 1ØK REØ1			
C79			
C80			
C97 C57 C57 C66174 CAP.220 UF X 25V C102 C102 C06179 CAP.10 PF X 25V C105 C06179 CAP.10 PF X 25V C105 C07 C08 CAP.10 PF X 25V C08 CAP.10 PF X 25V C09 CAP.10 PF X 25V C09 CAP.10 PF X 25V CAP.10 PF X 25V C09 CAP.10 PF X 25V CAP.10 PF X 25V C09 CAP.10 PF X 25V CAP.10 PF X 25V C09 CAP.10 PF X 25V CAP.10 PF X 25V C09 CAP.10 PF X 25V C09 CAP.10 PF X 25V CAP.10 PF X 25V CAP.10 PF X 25V CAP.10 PF X 25V COB. CAP.10 PF X 25V CAP.10 PF X 25V COB. CAP.10 PF X 25V CAP.10 PF X 25V CAP.10 PF X 1/3W CAP.10 PF X 1/3W RES.100 R X 1/3W RES.100 R X 1/3W RES.470 R X 1/3W RES.1200			
C57 C102 C102 C105 C105 C006179 CAP.10 PF X 25V C105 C03 C006281 CAP.2700 PF X 100V R04 A R6 R01 R01 R02 R04 R04 R04 R05 R07 R09			
C102 C105 C105 C006179 CAP.10 PF X 25V CAP.10 PF X 100V R04 A R6 R07009 RES.100 R X 1/3W R11 R07009 RES.100 R X 1/3W R12 R07009 RES.100 R X 1/3W R14 R07013 RES.220 R X 1/3W R22 A R25 R07021 RES.470 R X 1/3W R21 R21 R20 R21 R20 R20 R20 R27 R20			
C105 C03 C06281 CAP.10 PF X 25V C03 CAP.2700 PF X 100V R04 A R6 007009 RES.100 R X 1/3W R11 007009 RES.100 R X 1/3W R12 007009 RES.100 R X 1/3W R09 A R10 R07013 RES.220 R X 1/3W R22 A R25 007021 RES.470 R X 1/3W R21 007030 RES.1000 R X 1/3W R21 007030 RES.1200 R X 1/3W R22 007030 RES.1200 R X 1/3W R23 R20 007030 RES.1200 R X 1/3W R26 007035 RES.1200 R X 1/3W R27 007046 RES.10000 R X 1/3W R02 R07 007046 RES.10000 R X 1/3W R07 R08 R09 R07 R007 R07 R07 R07 R07 R07 R07 R07 R0			
CØ3 ØØ6281 CAP.2700 PF X 100V RØ4 A R6 ØØ7009 RES.100 R X 1/3W R11 ØØ7009 RES.100 R X 1/3W R12 ØØ7009 RES.100 R X 1/3W R14 ØØ7013 RES.220 R X 1/3W R09 A R10 ØØ7021 RES.470 R X 1/3W R22 A R25 ØØ7021 RES.1000 R X 1/3W R21 ØØ7030 RES.1200 R X 1/3W R20 ØØ7030 RES.1200 R X 1/3W R26 ØØ7035 RES.2200 R X 1/3W R27 ØØ7041 RES.4700 R X 1/3W R02 ØØ7046 RES.10000 R X 1/3W R03 ØØ7046 RES.10000 R X 1/3W R07 ØØ7046 RES.10000 R X 1/3W R08 ØØ7046 RES.10000 R X 1/3W R09 RES.10000 R X 1/3W RES.10000 R X 1/3W R09 RES.1000			
RØ4 A R6 ØØ70Ø9 RES.1ØØ R X 1/3W R11 ØØ70Ø9 RES.1ØØ R X 1/3W R12 ØØ7ØØ9 RES.1ØØ R X 1/3W R14 ØØ7Ø13 RES.22Ø R X 1/3W RØ9 A R1Ø ØØ7Ø21 RES.47Ø R X 1/3W R22 A R25 ØØ7Ø21 RES.1ØØØ R X 1/3W R21 ØØ7Ø3Ø RES.12ØØ R X 1/3W R2Ø ØØ7Ø3Ø RES.12ØØ R X 1/3W R2Ø ØØ7Ø35 RES.22ØØ R X 1/3W R27 ØØ7Ø41 RES.47ØØ R X 1/3W RØ2 ØØ7Ø46 RES.1ØØØØ R X 1/3W RØ3 ØØ7Ø46 RES.1ØØØØ R X 1/3W RØ7 ØØ7Ø46 RES.1ØØØØ R X 1/3W RPØ6 ØØ7Ø79 RES.PACK 1ØK RPØ7 ØØ7Ø79 RES.PACK 1ØK RPØ2 ØØ7Ø8Ø RES.PACK 1ØK RØ1 ØØ7133 RES.39ØØØ R X 1/3W	CØ3		
R11 R12 R14 R07009 RES.100 R X 1/3W R14 R09 A R10 R22 A R25 R21 R21 R20 R20 R20 R21 R21 R22 R25 R23 R23 R23 R24 R25 R25 R27 R26 R27 R27 R27 R27 R27 R28 R29			
R12 R14 R07013 RES.100 R X 1/3W R09 A R10 R07021 RES.470 R X 1/3W R22 A R25 R07021 RES.470 R X 1/3W R21 R07030 RES.1000 R X 1/3W R20 R07030 RES.1200 R X 1/3W R20 R20 R20 R21 R20 R20 R21 R20 R20 R21 R22 R23 R25 R27		007009	
R14 R09 A R10 R07021 RES.470 R X 1/3W R22 A R25 R07021 RES.470 R X 1/3W R21 R09 A R25 R21 R21 R20 R20 R20 R20 R20 R21 R20 R21 R20 R20 R20 R21 R20 R20 R20 R21 R20 R20 R20 R21 R20	R12	007009	
R22 A R25 ØØ7Ø21 RES.47Ø R X 1/3W R21 ØØ7Ø27 RES.10ØØ R X 1/3W R13 ØØ7Ø3Ø RES.12ØØ R X 1/3W R2Ø ØØ7Ø3Ø RES.12ØØ R X 1/3W R26 ØØ7Ø35 RES.22ØØ R X 1/3W R27 ØØ7Ø41 RES.47ØØ R X 1/3W R02 ØØ7Ø46 RES.10ØØØ R X 1/3W R03 ØØ7Ø46 RES.10ØØØ R X 1/3W R07 ØØ7Ø46 RES.10ØØØ R X 1/3W RØ7 ØØ7Ø46 RES.10ØØØ R X 1/3W RØ7 ØØ7Ø46 RES.10ØØØ R X 1/3W RPØ6 ØØ7Ø79 RES.PACK 1ØK RPØ7 ØØ7Ø79 RES.PACK 1ØK RPØ7 ØØ7Ø8Ø RES.PACK 1ØK RPØ7 ØØ7Ø8Ø RES.PACK 1ØK RPØ2 ØØ7Ø8Ø RES.PACK 1ØK RØ1		007013	RES.220 R X 1/3W
R21			RES.470 R X 1/3W
R13 R20 RES.1200 R X 1/3W R20 R26 R27 R27 R27 R27 R27 R27 R27			
R20 007030 RES.1200 R X 1/3W R26 007035 RES.2200 R X 1/3W R27 007041 RES.4700 R X 1/3W R02 007046 RES.10000 R X 1/3W R03 007046 RES.10000 R X 1/3W R07 007046 RES.10000 R X 1/3W R07 007046 RES.10000 R X 1/3W R07 007079 RES.PACK 10K RP07 007079 RES.PACK 10K RP07 007080 RES.PACK 10K RP02 007080 RES.PACK 10K RES.39000 R X 1/3W R01 007133 RES.39000 R X 1/3W			그 없는 사람이 하는 게 하는 것이 다른 집에 되었다면 하는 것이 되는 것이 없는 것이 없다면 하는 것이다.
R26			
R27			
RØ2 ØØ7Ø46 RES.1ØØØØ R X 1/3W RØ3 ØØ7Ø46 RES.1ØØØØ R X 1/3W RØ7 ØØ7Ø46 RES.1ØØØØ R X 1/3W RPØ6 ØØ7Ø79 RES.PACK 1ØK RPØ7 ØØ7Ø79 RES.PACK 1ØK RPØ2 ØØ7Ø8Ø RES.PACK 1ØK RØ1 ØØ7133 RES.39ØØØ R X 1/3W			
RØ3 ØØ7Ø46 RES.1ØØØØ R X 1/3W RØ7 ØØ7Ø46 RES.1ØØØØ R X 1/3W RPØ6 ØØ7Ø79 RES.PACK 1ØK RPØ7 ØØ7Ø79 RES.PACK 1ØK RPØ2 ØØ7Ø8Ø RES.PACK 1ØK RØ1 ØØ7133 RES.39ØØØ R X 1/3W			
RØ7 ØØ7Ø46 RES.1ØØØØ R X 1/3W RPØ6 ØØ7Ø79 RES.PACK 1ØK RPØ7 ØØ7Ø79 RES.PACK 1ØK RPØ2 ØØ7Ø8Ø RES.PACK 1ØK RØ1 ØØ7133 RES.39ØØØ R X 1/3W			
RP06 007079 RES.PACK 10K RP07 007079 RES.PACK 10K RP02 007080 RES.PACK 10K R01 007133 RES.39000 R X 1/3W			
RP07 007079 RES.PACK 10K RP02 007080 RES.PACK 10K R01 007133 RES.39000 R X 1/3W			
RP02 007080 RES.PACK 10K R01 007133 RES.39000 R X 1/3W			
RØ1 ØØ7133 RES.39ØØØ R X 1/3W			
- 20			
			RES.68 R X 1/3W



OM OM

(D) **(3)** OX. **(3)** OF E **F** THE PROPERTY OF A.R C S 0 Con 6 CO ű. E. (Fa O.C. 1 (F) 000 Chica . 6 (F.1) 1 To de OF S **17**23 Circus. G. 6 is 3 0


GFF GFF



TOPOL	CODIGO	DESCRIÇÃO
RP03 RP01 RP09 A RP10 R15 RP05 RP08 RP04 CN12 CN01 CN02 CN07 A CN08 SQ01 SQ03 SQ08 A SQ10 SQ02 SQ06 A SQ07 SQ04 A SQ05 SQ11 CN04 CN10 CN06 CN10 CN06 CN10 CN10 CN10 CN10 CN10 CN10 CN10 CN10	007121 007221 007221 0072229 007430 0077430 0077430 0077430 00100 00100 00100 00100 00100 00100 00100 00100 00100 00100 0000 0000 0000 0000 0000 0000 0000 0000	RES.PACK 150 R RES.PACK 10K RES.PACK 10K RES.PACK 1,2K RES.PACK 1,2K RES.PACK 1,2K RES.PACK 1,2K RES.PACK 1,00R CONECTOR 3 PINOS CONECTOR 6 PINOS CONECTOR 40 PINOS CONECTOR 25 PINOS SOQUETE 40 PINOS SOQUETE 40 PINOS SOQUETE 40 PINOS SOQUETE 24 PINOS SOQUETE 28 PINOS SOQUETE 28 PINOS SOQUETE 28 PINOS CONECTOR 9 PINOS CONECTOR 106920 MHZ CRISTAL 16MHZ CRISTAL 16MHZ CRISTAL 5,0688 MHZ FIO NU 20AWG FIO NU 20AWG FIO NU 20AWG FIO NU 20AWG PCI PROLOGICA 21 REV.0.0 CI TTL 74LS125 CI TTL 74LS126 CI TTL 7
CI57-CI58	003022	CI INT BR1941M
C1Ø A C18	006014	CAP.100000 PF X 25V




TOPOL	CÓDIGO	DESCRIÇÃO
CI21-C22	.001003	CI mmr 7400
CI49	001004	CI TTL 7406
CIlØ		CI TTL 74LSØ8
CI 62	001019	CI TTL 74LS174
CI 23	001019	CI TTL 74LS174
	001021	CI TTL 74LSØ4
CI68	001021	CI TTL 74LSØ4
CI61	001022	CI TTL 74LS74
CI70	001022	CI TTL 74LS74
CI78	001022	CI TTL 74LS74
CI71	001024	CI TTL 74LS138
CI19-CI20	001028	CI TTL 74LS245
CI41	001028	CI TTL 74LS245
CI72	001028	CI TTL 74LS245
CIØ8	001030	CI TTL 74LS32
CI25	001030	CI TTL 74LS32
CI28	001030	CI TTL 74LS32
CI42	001030	CI TTL 74LS32
CI 75	001030	CI TTL 74LS32
CI77	001031	CI TTL 74504
CI51	001031	CI TTL 74504
CIØ4	001032	CI TTL 74LS123
CI8Ø	001032	CI TTL 74LS123
CI17	001034	CI TTL 74LS244
CIØ7	001036	CI TTL 74LS244
CI46	001036	CI TTL 74LS244
CI73-CI74	001036	CI TTL 74LS244
CI59	001038	CI MOS 74C74
CIll	001039	CI TTL 74LS10
CI27	001039	CI TTL 74LS10
CI12	001045	CI TTL 74LS17
CI-26	001045	CI TTL 74LS27
CIØ9	001047	CI TTL 74LS157
CI30-CI31	001047	CI TTL 74LS157
CI60	001048	CI TTL 74LS157
CI54	001054	
CIØ5	001055	
CI52-CI53	001055	
CI79	001060	CI TTL 74LS161 CI TTL 74LS86
CI4Ø	001067	
CI67	001072	
CI69	001072	
CIØ6	001072	
CIØ2	001105	
	~ ~	CI TTL 74LS125




to the second control of the second control

11. ESQUEMAS







ESQUEMAS


Comment of the second

CHAR

Contraction of the Contraction o

ننس

(°)






ESBREL

Av. Mol. Flusione, 163 8/Leja 20030 - Rie de Janeiro AJ Fena (021) and come


ESQUEMAS




6

8











ESQUEMAS


Ç

A A

€

E.

0






ESBREL

Av. Mai. Firmane, 183 8/Lejs 20000 - Rie de Jamairo, R.

Feno (021)

ESQUEMAS



NOME	MINI LATCH P/ CN 6 PL, P21	BITOLA	COR	TAMANHO
GND	1	20 AWG	PRETO	0, 15 m
SINAL	2	20 AWG	VERMELHO	0, 15 m

PROLÓGICA EL CA microcompuladores	MELE CONTIDAS CONSTITUEM-SE EM PRO- 984068-AB 00
FIEDS	PRIEDADE DA PROLOGICA IND. E COM DE MI- CROCOMPUTADORES LTDA. NAO PODENDO SER FERNANDO 02/04/5
Ud	REPRODUZIDO, COPIADO NEM FORNE CIDO A VERIF POR TERCEIROS, SEM AUTORIZAÇÃO POR ESCRITO.
TOL GERAL (MILIMETRO)	EQUIPAMENTO S 700
	1 ± 0.02 1. ± 3.0 SUB CONJUNTO Nº 984068
ESCALA VESTE OCC	DESC. DO CABO C5 REV. Ø
S/E ESTE DES	ENHO ESQUEMA ELETRICO E TOPOLOGICO DO CABO C5

Ont

Care of the last o

الستول

Carel

Comment of the last

Carrie .

Copper de

-

Care Care


(200

67

Con

STEE. CAL 1 CONT. E P Sir. 5 (F) -Cir 100 p OF. 2 607 9.5 15 6 1 6. 67 Con 633 (F 6


研念



NOME	BARRA SINDAL	CONEC. DE ALIMENTAÇÃO	BITOLA	COR	TAMANHO
12 V DRIVE	88 6	1	20 AWG	AMARELO	0,53 m
GND	85 5	2	20 AWG	PRETO	0,54 m
GND	85 9	3	20 AWG	PRETO	0,46 m
5 V	85 10	4	20 AWG	VERMELHO	0,45 m

mes PROLÓGICA	ESTE DESENHO E TODAS AS INFORMAÇÕES DES. Nº 984066-AB 00 NELE CONTIDAS CONSTITUEM-SE EM PRO-
日 つ microccmpuladores	CROCOMPUTADORES LTOA. HAD PODENDO SER FERNANDO 29 03 85
	TERCEIROS, SEM AUTORIZAÇÃO POR ESCRITO.
TOL GERAL I MILIMETRO I	Y EQUIPAMENTO S 700
0. ±0.5 0.0 . ±0,1 0.00	1 2 0,02
0,00 ± 0,00 5,05	. ± 30 Sud CONJUNTO Nº 984066
	DESC. DO CABO C3(BARRA SINDAL-CON. ALIM.) REV. C
ESCALA ESTE DES	ENHO ESQUEMA ELETRICO E TOPOLOGICO DO CABO C3
S/E	d123456799





NOME	CONEC. P/ PTL 15	CONEC. P/ P 21	BITOLA	COR
BLINDAGEM	1	3	26 AWG	FIO NÚ
CLOCK	4	1	26 AWG	AZUL CLARO
DADOS	5	6	26 AWG	VD. ESCURO
RESET	6	2	26 AWG	VERMELHO
12 V	7	4	26 AWG	CINZA
5 V	10	9	28 AWG	RS
5 V	11	8	26 AWG	BRANCO AMARELO
GND	2	7	26 AWG	AZUL ESCURO

PROLÓGICA II Ma microcomputadores	NELE CONTIDAS CONSTITUEN-SE EM PRO-
	PRIEDADE DA PROLOGICA IND E COM. DE MI- CROCOMPUTADORES LIDA. NAO PODENDO SER FERNANDO O204/8
WE .	REPPODUZIDO, COPIADO NEM FORNE CIDO A VERIF POR TERCEIROS, SEM AUTONIZAÇÃO POR ESCRITO.
TOL CERAL (MILIMETRO) 0, ±0,5 0,00 ±0,1 0,00	± 0,02
0.01 ± 0.2 0.001 ± 0.05 04	. ±30 SUB CONJUNTO Nº 984050
ESCALA FETT DESE	DESC. DO CABO TECLADO REV
S/E STE DESE	NHO ESQUEMA ELETRICO E TOPOLOGICO DO CABO CT 1
· · · · · · · · · · · · · · · · · · ·	Ø123456789

MANUAL TECNICO DO S-700/I

11-9

ESBREL Av. Mai. Floriano, 183 8/Leja 18060 - Die de Januario SJ



ESBREL

Av. Mal Electron, 163 8/Leja

25050 - Rie de Janeiro, NJ

Fene (021) 253-8005

ESQUEMAS

المنت

Count.

0

(Basil

Carrie B

1

Contract of the second

Cons.

Cini.

Care C

Care .


OF THE

المعتدث

Cont.

0 (1) 20 h Card. Cont. شدال المستري Court. Care المتشر - P CHA Come. C. Line C.F.L Comments. ظعتن ١ 1 Come Contraction Continue. Carl Marie Constant .

62000 62000 62000



BARRA SINDAL

PLACA

FT-36

NOME	BARRA SINDAL	PLACA FT-36	BITOLA	COR	TAMANHO
+ 5 V	BS 12	+5 V	18 AWG	VERMELHO	0,28
GND	85 11	GND	18 AWG	PRETO	0,28
DRIVE	85 10		18 AWG	VERMELHO	0,15
GND	85 9	GND	18 AWG	PRETO	0,15
+15 V	85 8	+12 V	18 AWG	AZUL	0,23
GND	85 7	GND	18 AWG	PRETO	0,23
+12V DRIVE	85 6		18 AWG	AMARELO	0,16
GND	85 5	GND	18 AWG	PRETO	0,16
-12 V	85 4	-12 V	18 AWG	LARANJA	0,14
GND	BS 3	GND	18 AWG	PRETO	0,14

PROLÓGICA	ESTE DESENHO E TODAS AS INFORMAÇÕES DES. Nº NELE CONTIDAS CONSTITUEM-SE EM PRO- 984061-A8 00
	CROCOMPUTAGORES LTDA. NAO PODENDO SER FERNANDO 28 3 3 85
	EQUIPAMENTO S 700
S/E ESTE OF	DESC. DO CABO CF4(BARRA SINDAL-PL.FT-36) REV. O SENHO ESQUEMA ELETRICO E TOPOLOGICO DO CABO CF-4
	Ø123455789




ESBREL

Av. Ed. 7. 000, 143 S/Leje 29060 - No. 14 Janeiro

Form (GZI)

ESQUEMAS



NOME	CON, AMP 9 PINOS	CON.P/CNI VT 03	CON. P/ CN 4 VT 03	COR
HORIZONT.	8	1	_	AMARELO
INTENSO	6	2		BRANCO
R (red)	3	3		VERMELHO
G (green)	4	4		VERDE
B (blue)	5	5		AZUL
+12 V	7		2	CINZA
VERTICAL	9	7	_	CINZA
TERRA DE SINAL	2	6		CINZA
TERRA DE POTENCIA	1	_	1	PRETO

MER PROLÓGICA	ESTE DESENHO E TODAS AS INFORMAÇÕES DES Mª 983843-AB ØØ	
[] [] microcomputadores	CROCOMPUTADORES LTDA HAD PODENDORER FERNANDO 128/0	3 85
	TERCEIROS, SEM AUTORIZAÇÃO POR ESCRITO.	T A /
TOL GERAL I HILIMETRO	EQUIPAMENTO VIDEO S 700	
	\$1 ± 0,02 \$18 CONJUNTO NF 983843	
	DESC. DO CABO CV1	REV. O
S/E ESTE DES	ENHO ESQUEMA ELETRICO E TOPOLOGICO DO CABO CVI	
3/1	Ø123456	789

Ę

6

8

888888888888

8

1

3 ٥ 3 3 (in 3 C) C OF 230 Civil . الشرائيا 0 سترت C. () I 63 CHA 03

Carl Carl Carl






NOME	PLACA FT-36	CHASSIS	BITOLA	COR	ТАМАННО
TERRA	GND	·TERRA	20 AWG	AZUL	0,15

MER PROLÓGICA	NELE CONTIDAS CONSTITUEM-SE EM PRO- 984063-AB	ð Ø
	PRIEDADE DA PROLOGICA INO. E COM DE MI- CROCOMPUTADORES LTDA. NAO PODENDO SER FERNANDO	29/03/85
TOL. GERAL [MILIMETRO]	REPRODUZIDO, COPIADO NEM FORNE CIDO A VERIF FOR TERCEIROS, SEM AUTORIZAÇÃO POR ESCRITO.	SATA
	1 ± 0.02	
S/E ESTE DES	DESC. DO CABO DE ATERRAMEN ENHO ESQUEMA ELETRICO E TOPOLOGICO DO CABO DE	TO CF-06 REV
	TO CF-06 (FT-36)	Ø123435799





NOME	CHAVE RESET	BARRA SINDAL	BITOLA	COR	TAMANHO
RESET	1 E 3	BSI	20 AWG	LARANJA	0,40
GND	2	BS 2	20 AWG	LILAZ	0,34

PROLÓGIC	AINELE	CONTIDAS CON	DAS AS INFORM STITUEM-SE EM	PRO-	984Ø62-AB ØØ	ð
II iii microcomputadori		ADE DA PROLO	GICA IND. E COM	DE MI- DES. PO	FERNANDO	28,03,85
	REPRO	DUZIDO, COPIA	DO NEM FORME DRIZAÇÃO POR ES	CIDO A VERIE	OR.	DATA
TOL GERAL (MILIMETRO 0: ±0.5 0.0: ±0.1 0		EQUIPAMENTO	S 700			
0,0,±0,5 0,0,±0,1 0	20,0 ± 0,02	SUS CONJUNT	O Nº 98406	2		
ESCALA VESTE			DESC. DO	CABO CF5	(CH. RESET-BARR	RA SINDAL) REV
S/E Y ESTE	DESENHO E	SQUEMA EL	ETRICO E	TOPOLOGIC	0 DO CABO (
1						Ø123455789

THE SECTION AND ADDRESS OF THE PARTY OF THE


1

5

EV.

5





ESBREL

Av. Add Heriana, 143 8/Leja


2006 - Ab de Japaina, Cul

Fono (All a

NOME	CONEC. P/ BATERIA	PLACA FT-36	BITOLA	COR	TAMANHO
24 V	1	· BAT.	18 AWG	AZUL	0,26
GND	4	GND	18 AWG	PRETO	0,26

PROLÓGICA microcompuladores 0ES. Nº 984060-AB 00 ESTE DESENHO E TODAS AS INFORMAÇÕES HELE CONTIDAS CONSTITUEM-SE EM PRO-PERNANDO PRIEDADE DA PROLOGICA INO. E COM. DE MI-CROCOMPUTADORES LTOA. NAO PODENDO SER REPRODUZIDO, COPIADO NEM FORME CIOO A TERCEIROS, SEM AUTORIZAÇÃO POR ESCRITO. VERIF POR TOL. GERAL I MILIMETRO! EQUIPAMENTO S 700 0. ±0,5 0,0 · ± 0,1 0,00 · ± 0,02 SUE CONJUNTO Nº 984060 0,0.20,2 0.00 . ± 0.05 0, 720 DESC. DO CABO CF 3 2EV. 0 ESCALA ESTE DESENHO ESQUEMA ELETRICO E TOPOLOGICO DO CASO CF 3 S/E #123456789







NOME	PONTE DE DIODOS	PLACA FT 36	BITOLA	COR	ТАМАНО
24 V	+	+24 V	18 AWG	AZUL	0,26
GND	_	GND	IB AWG	MARROM	0,26

PROLÓGICA	NELE CONTIDAS CONSTITUEM-SE EM PRO- 984059-AB 00	
は [2] microcomputadores	PRIEDADE DA PROLOGICA INO E COM DE MI- DES. POR FERNANDO 29/03	18
	REPRODUZIDO, COPIADO NEM FORNE CIDO A VERIF POR	
TOL GERAL [MILIMETRO]	EQUIPAMENTO S 700	
0,0 ± 0,5 0,0 0,0 0,0 0,0 0,0 0,0 0,0 0,0 0,0	1 1 002 1 1 001 CONJUNTO HT 984059	
	DESC. DO CABO CF2 REV	. Ø
ESCALA ESTE DES	ENHO ESQUEMA ELETRICO E TOPOLOGICO DO CABO CF2	
<u> </u>	Ø12345678	

Carrie

Charle .

THE RESERVE

Carle Barre

3


STATE OF

Contract of the second


and the

CAN DE






NOME	CONEC.	CHAVE L/D	CHASSIS	BITOLA	COR	TAMANHO
FASE	F	1		20 AWG	VERMELHO	0.55
NEUTRO	N	4		20 AWG	BRANCO	0,55
TERRA	Т		TERRA	20 AWG	AZUL	0,10







NOME	BARRA SINDAL	CONECTOR DE ALIMENTAÇÃO	BITO' A	COR	ТАМАННО
12 V DRIVE	BS 6	ı	20 AWG	AMARELO	
GND	BS 5	2	20 A\"G	PRETO	
GND	BS 9	3	20 AWG	PRETO	0,34 m
5 V	B S 10	4	20 AW 3	VERMELHO	0,31 m

Microcomputadores	ESTE DESENHO E TODAS AS INFORMAÇÕES NELE CONTIDAS CONSTITUEM-SE EM PRO- PRIEDADE DA PROLOGICA IND. E COM DE MI- CROCOMPUTADORES.
TOL GERAL (MILIMETRO)	REPRODUZIDO, COPIADO NEM FORME CIDO A VERIF POR 1770 DATA EQUIPAMENTO S 700
0.01±0.2 0.001±0.05 0°	± 0.02 SUB CONJUNTO Nº 984065 DESC. DO CABO C2 (BARRA SINDAL-CON. ALIM.) REV. Ø NHO ESQUEMA ELETRICO E TOPOLOGICO DO CABO C2
	Ø123456789

TO

6

1

1


1

(3)

(A) Ô. Visit. (E) 8 (DE SP. F P7 Car. 3 100 5 9 1 COST. **F**

多种






NOME	BARRA SINDAL	CON. SMK FEM. 6 PINOS P/ CN1	BITOLA	COR	TAMANHO
+5 V	85 12	4 E 5	20 AWG	VERMELHO	0,19 m
GND	8\$ 11	6	20 AWG	PRETO	0,19 m
AIDEO 15 A	85 8	3	20 AWG	AZUL	0,20 m
-12 V	BS 4	2	20 AWG	LARANJA	0,21 m
GND	BS 3	1	20 AWG	PRETO	0,22 m

il lià microcomputadores	HELE CONTIDAS CONSTITUEM-SE EM PRO-	
	CHOCOMPUTADORES LTOA. NAO POCENDO SER FERNANDO	03/8
	TENCETHOS, SEN AUTORIZAÇÃO POR ESCRITO.	SATA
OL GERAL I MILIMETRO	Y EQUIPAMENTO S 700	
	00. ± 0.02 Sue conjunto no 984064	
SCALA VESTE CA	DESC. DO CABO CI (BARRA SINDAL-CON. SMK P/ CN1)	REV. C
S/E Y ESTE CA	ESCHHO ESQUEMA ELETRICO E TOPOLOGICO DO CABO CI	





NOME	BARRA SINDAL	CON, SMK FEM. 3 PINOS P/CNI2	BITOLA	COR	ТАМАННО
5 V	BS 12	1	20 AWG	VERMELHO	0,50 m
GND	BS 7	2	20 AWG	PRETO	0,65 m
12 V VIDEO	BS 8	3	20 AWG	AZUL	0,64 m

PROLÓGICA I A microcompuladores	ESTE DESENHO E TODAS AS INFORMAÇÕES DES Nº 984073-AB 00
	PRIEDADE DA PROLOGICA IND. E COM DE MI- CROCOMPUTADORES LTDA. NAO PODENDO SER FERNANDO 28,03,8
>	TERCEIROS, SEM AUTORIZAÇÃO POR ESCRITO.
TOL GERAL (MILIMETRO)	Y EQUIPAMENTO S 700
	1 ± 0,02 SUB CONJUNTO Nº 984073
ESCALA FETE OFSI	DESC. DO CABO CIO (BARRA SINDAL- CON SMK) REV. O
S/E	ESQUEMA ELETRICO E TOPOLOGICO DO CABO CIO
	Ø123456799

9

0

爾

3

A

我的的的

Fr

1


OF.

CF

野


學師





なるというないできないというないというないのできないというないと





NOME	BARRA SINDAL	MINI LATCH P' CN3-P21	BITOLA	COR	TAMANHO
RESET	BSI	1	20 AWG	CINZA	0,25 m
GND	BS 2	2	20 AWG	PRETO	0,25 m

PROLÓGICA Microcomputadores	PRIFORDS OF BEST OF STATE OF THE PROPERTY OF T
TOL GERAL (MILIMETRO)	REPRODUZIDO, COPIADO NEM FORNE CIDO A VERIF POR DATA EQUIPAMENTO S 700
0.001 ± 0.005 04	1 ± 0.02 1 ± 30 SUB CONJUNTO Nº 984Ø67
S/E ESTE DESE	DESC. DO CABO C4 (BARRA SINDAL-MINI LATCH P.21) REV.